褚紅娟 隋國榮

(南通醋酸纖維有限公司1，江蘇 南通 226008;上海理工大學光電信息與計算機工程學院2，上海 200093)

0 引言

傳統(tǒng)圖像獲取技術(shù)以CCD傳感器為主，但隨著CMOS技術(shù)的成熟以及各方面性能的提高，尤其鑒于CMOS圖像傳感器在功耗、成本、抗輻射性能等方面的優(yōu)勢，使其日益受到人們的重視，它正逐步取代CCD圖像傳感器［1－2］。

視頻監(jiān)控系統(tǒng)的后臺數(shù)據(jù)處理系統(tǒng)常采用ARM或DSP芯片進行并行算法運算。本模塊利用FPGA的強大并行處理能力，在完成CMOS傳感器并行控制的同時，實現(xiàn)后期的數(shù)據(jù)和圖像處理，為系統(tǒng)提供更好的抗干擾、容錯和低成本等性能［3－4］。

1 設計總體要求

目前，視頻監(jiān)控系統(tǒng)應用對視頻信號的獲取和處理都提出了更高的要求。針對企業(yè)的實際生產(chǎn)需求，希望設計一個微小的視頻采集模塊，使其在一個狹小的空間對現(xiàn)場的信息進行實時獲取并送至后臺進行處理，最后將處理結(jié)果的信息流通過現(xiàn)有網(wǎng)絡傳送到服務器，從而減小系統(tǒng)的整體負荷。因此，一個微型、低功耗且低成本的實時視頻采集模塊將是整個視頻監(jiān)控系統(tǒng)設計的首要環(huán)節(jié)。在模塊的設計過程中，需要考慮圖像傳感器的各項性能指標(如體積、成本和功耗)、圖像傳感器的控制與通信方式、模塊的整體功耗與實時性，以及數(shù)據(jù)傳輸?shù)姆绞降葐栴}。

2 模塊設計

針對設計要求，確定模塊整體設計方案，并根據(jù)整體設計方案完成了模塊的軟硬件設計和調(diào)試，整體模塊框圖如圖1所示。

圖1 整體模塊框圖Fig.1 Block diagram of the overall module

2.1 硬件設計

從信息獲取的角度分析，CCD攝像器件具有光照靈敏度高、噪聲低、像元尺寸小等優(yōu)點。但隨著CMOS技術(shù)的成熟，CMOS圖像傳感器在信噪比和動態(tài)范圍等方面的性能已經(jīng)與CCD圖像傳感器接近。如美國豪威科技等公司制造的CMOS圖像傳感器，它們在系統(tǒng)功耗、體積、重量、成本、抗輻射性能以及可靠性等方面都具有超越CCD傳感器的優(yōu)勢。因此，我們選取了豪威科技生產(chǎn)的微型CMOS攝像頭OV7620作為圖像獲取傳感器。OV7620具有CMOS彩色/黑白圖像傳感器功能，支持連續(xù)和隔行兩種掃描模式，并具有VGA與QVGA兩種圖像格式，幀速率可達30幀/s，數(shù)據(jù)格式包括YUV、YCrCb、RGB三種，能夠滿足一般視頻信息獲取系統(tǒng)的要求。OV7620包含有:664×492的圖像矩陣、模擬信號處理器、雙10 bit A/D轉(zhuǎn)換、模擬視頻合成接口、數(shù)字數(shù)據(jù)格式化接口和視頻輸出端口、SCCB端口及其寄存器、數(shù)字控制模塊(包括時序發(fā)生器)、自動曝光模塊和白平衡控制等模塊［5］。

在傳感器的驅(qū)動和控制方面，我們首先對OV7620進行窗口大小的設置，芯片允許在4×4到664×492之間調(diào)節(jié)，且能在664×492邊界內(nèi)放置到任何地方。在實際設計過程中，我們通過HREF值的設定最終確定640×480的輸出窗口。另外，OV7620支持軟硬件復位功能，當Reset為高時，整個芯片(包括所有寄存器)都復位。硬件睡眠模式是指當PWDN為高時，芯片時鐘停止，除了SCCB寄存器以外的所有內(nèi)部電路都將復位。寄存器12的bit7起到軟件復位功能，功能同硬件復位，硬件復位的最短時間為1 ms。同時，OV7620支持軟硬件省電模式。當PWDN為高時，整個芯片處于睡眠模式，沒有任何電流消耗。軟件睡眠模式是指所有的電流為零，除了晶振電路。在睡眠模式下，SCCB寄存器的值保持不變。芯片的這些詳細、靈活的控制模式使我們可以很好地完成對CMOS的驅(qū)動和控制，從而實現(xiàn)視頻信號的獲取。

從芯片的驅(qū)動和控制角度考慮，我們拋開了傳統(tǒng)的高級別單片機、DSP或者ARM的控制方法，為滿足后臺對數(shù)據(jù)傳送的需求以及后期對整體圖像處理模塊的集成，我們采用了 Altera公司的 FPGA芯片對OV7620芯片進行實時驅(qū)動和控制，并通過該芯片進行數(shù)據(jù)輸出。FPGA是基于查找表LUT(look-up-table)結(jié)構(gòu)的PLD(可編程邏輯器件)芯片。查找表本質(zhì)上就是一個RAM。目前，F(xiàn)PGA中大多使用四輸入的LUT，所以每一個LUT可以看成是一個有四位地址線的16×1的RAM。當用戶通過原理圖或硬件描述語言描述了一個邏輯電路以后，F(xiàn)PGA開發(fā)軟件會自動計算邏輯電路的所有可能結(jié)果，并把結(jié)果事先寫入RAM。這樣，每輸入一個信號進行邏輯計算就等于輸入一個地址進行查表，找出與地址對應的內(nèi)容，然后輸出即可［6］。

本文選用了Altera公司的Cyclone系列器件，它是性價比較高的一個產(chǎn)品系列，具有多達20060個邏輯單元和288 kB的RAM，能夠集成各種所需的復雜邏輯功能。設計過程中建立了以EP1C12Q240C8為核心芯片的硬件開發(fā)平臺，其核心板包括一片EP1C12Q240C8、16×4 MB的SDRAM以及64 MB的Flash。利用FPGA實現(xiàn)OV7620控制的硬件原理圖如圖2所示。

圖2 硬件原理圖Fig.2 Principle of the hardware

2.2 軟件設計

2.2.1 SCCB 通信協(xié)議

OV7620內(nèi)部可編程功能寄存器的設置分為上電模式和SCCB編程模式。本文采用的是SCCB編程模式。SCCB通信是一種簡化的I2C通信，它只要求兩條總線線路，其中一條為串行數(shù)據(jù)線(SCCB_SDA)，另一條為串行時鐘線(SCCB_SCL)。每個連接到總線的從器件都有一個唯一的地址，主器件通過這個地址對它進行讀寫，實現(xiàn)通信［7－9］。FPGA通過 SCCB通信設定OV7620的功能寄存器數(shù)值，OV7620功能寄存器的地址為0x00～0x7C。通過設置相應的寄存器，可以使OV7620工作于不同的模式，如數(shù)據(jù)輸出方式、黑白和彩色模式以及掃描方式等功能控制。SCCB通信協(xié)議數(shù)據(jù)格式如圖3所示。

圖3 SCCB通信協(xié)議數(shù)據(jù)格式Fig.3 The data format of SCCB communication protocol

圖3中:第一相為CMOS的ID號;第二相為寄存器的地址;第三相為具體寫入數(shù)據(jù);X位為數(shù)據(jù)無關(guān)位。

寫寄存器的過程為簡單的三相寫數(shù)據(jù)的方式，即在寫寄存器的過程中先發(fā)送OV7620的ID地址(ID Address)，然后發(fā)送寫數(shù)據(jù)的目地寄存器地址(Sub_address)，最后發(fā)送要寫入的數(shù)據(jù)(Write Data)。如果給連續(xù)的寄存器寫數(shù)據(jù)，寫完一個寄存器后，OV7620會自動將寄存器地址加1，程序可繼續(xù)向下寫，而不需要再次輸入ID地址，因此，后面數(shù)據(jù)只需寫入兩相數(shù)據(jù)即可。利用SCCB通信協(xié)議進行數(shù)據(jù)傳輸時的軟件仿真時序圖如圖4所示。

圖4 軟件仿真時序圖Fig.4 Timing chart of software emulation

SCCB控制總線功能的實現(xiàn)完全是依靠SCCB_SCL、SCCB_SDA線上電平的狀態(tài)以及兩者之間的相互配合實現(xiàn)的。當SCCB_SCL為低電平時，SCCB_SDA出現(xiàn)一個下降沿，此時傳輸啟動。在啟動條件滿足后，SCCB_SDA為穩(wěn)定數(shù)據(jù)狀態(tài)，SCCB_SCL產(chǎn)生一個正脈沖，將傳送一位數(shù)據(jù);當SCCB_SCL為高電平時，SCCB_SDA出現(xiàn)一個上升沿，傳輸停止。SCCB通信協(xié)議參數(shù)如表1所示。

表1 SCCB通信協(xié)議參數(shù)Tab.1 Parameters of SCCB communication protocol μs

2.2.2 視頻信息獲取與處理

使用Verilog HDL編程語言在Quartus中進行編程，可生成視頻信息獲取模塊圖［10－11］。該模塊如圖5所示，其主要作用是通過FPGA設置OV7620的寄存器值等參數(shù)以驅(qū)動OV7620，并采集視頻信息數(shù)據(jù)。

圖5 系統(tǒng)模塊圖Fig.5 The module diagram of system

圖6為視頻信息獲取系統(tǒng)流程圖。OV7620上電后，先對其進行復位操作，使整個芯片處于復位狀態(tài)，即置COMS_RST為高電平，此時所有寄存器也被復位。在此過程中，通過 CMOS_Y_CS［2…0］設置OV7620在SCCB通信中的地址。

圖6 系統(tǒng)流程圖Fig.6 Flowchart of the system

復位結(jié)束后，F(xiàn)PGA通過 SCCB通信協(xié)議設置OV7620的地址slaveID、SCCB寄存器的地址subaddr和需要發(fā)送的寄存器數(shù)值dataN。在SCCB通信過程中，由于每次發(fā)送的字節(jié)數(shù)較多，所以把要發(fā)送的數(shù)據(jù)先存儲在寄存器data內(nèi)，然后再從該寄存器取數(shù)值。假設需要設置n個寄存器，則數(shù)據(jù)寬度是WIDTH=(n+2)×(8位數(shù)據(jù)+1位無關(guān)位)。對于不同的需求，可以重新進行寄存器值和數(shù)據(jù)寬度的設定，而且只需要修改程序最開始的參數(shù)設置，這樣大大提高了系統(tǒng)的靈活性。

當以上數(shù)據(jù)傳輸成功以后，即OV7620的寄存器值被成功設置后，OV7620被驅(qū)動，并按照設置情況進行工作，獲取視頻信息。系統(tǒng)時序仿真波形如圖7所示。

圖7 時序仿真波形圖Fig.7 Timming emulation curves

SCCB通信的傳輸開始位和傳輸停止位等時序均與圖4相同，說明本系統(tǒng)滿足在SCCB通信時的時序要求。系統(tǒng)硬件和軟件設計完成之后，在Quartus環(huán)境下，將程序下載至FPGA中。下載完成后，通過示波器測試輸出，驗證了系統(tǒng)的正確性。

3 系統(tǒng)測試結(jié)果

系統(tǒng)通過OV7620的控制，實現(xiàn)了在不同模式下的工作，滿足用戶的需求。通過具有硬件邏輯分析儀功能的數(shù)字式示波器進行關(guān)鍵信號的采樣，并利用GPIB通信接口將示波器管腳的信號傳輸至計算機。

4 結(jié)束語

本文設計了一個基于SCCB通信的FPGA視頻采集系統(tǒng)，通過VHDL編程解決了SCCB通信的問題，保證了系統(tǒng)的準確性與靈活性。實驗結(jié)果顯示OV7620的輸出很好地保持了視頻信號原始特性，增加了后續(xù)圖像處理的可操作性和靈活性。系統(tǒng)實現(xiàn)簡單，且可以自由擴展到多個視頻信號同時輸入并行處理的情況。系統(tǒng)優(yōu)化設計提高了系統(tǒng)效率，降低了功耗，適合應用在特殊場合和工業(yè)視頻監(jiān)控等領(lǐng)域，能提供穩(wěn)定可靠的信號獲取源，后期將考慮在圖像高清處理方面進行更為深入的研究。

［1］范紅，陳桂林.CMOSAPS圖像傳感器的相質(zhì)分析［J］.光電工程，2006，33(5).

［2］尤政.CMOS圖像傳感器在空間技術(shù)中的應用［J］.光學技術(shù)，2002，28(1):31 －35.

［3］劉杰，牛燕雄.基于FPGA的視頻信號發(fā)生器設計與應用研究［J］.儀器儀表學報，2001，29(3).

［4］劉杰，牛燕雄.基于FPGA設計的圖像增強預處理器［J］.光電工程，2001，28(3).

［5］蘆薇，徐磊.基于FPGA的OV7620視頻信息獲取系統(tǒng)［J］.光學與光電技術(shù)，2010(3):49－53.

［6］潘松，黃繼業(yè).EDA技術(shù)與VHDL［M］.北京:清華大學出版社，2007.

［7］苑瑋琦，湯永華.OmniVision圖像傳感器的SCCB總線協(xié)議在DSP 中的實現(xiàn)［J］.儀器儀表學報，2006，27(S1).

［8］陳國柱.基于FPGA的圖像采集與存儲系統(tǒng)設計［J］.機械工程與自動化，2007(143).

［9］付斌，張曉雷.CMOS圖像傳感器時序分析研究［J］.傳感器與微系統(tǒng)，2007，26(12).

［10］何斌.FPGA的 EDA 設計方法［J］.光學精密工程，1995(6).

［11］蔡懷宇.基于EPP接口的CMOS圖像采集系統(tǒng)設計［J］.儀器儀表學報，2003，24(S1).