近年來，分子生物學(xué)發(fā)展快速，加上基因組技術(shù)的研發(fā)，產(chǎn)生許多生物相關(guān)數(shù)據(jù)。這些大量積累的數(shù)據(jù)需要適當(dāng)?shù)膬Υ?、組織，并且能夠被加以分析、利用及搜尋。因此，配合最近突飛猛進(jìn)的信息科技，生物信息學(xué)乃應(yīng)運(yùn)而生。

生物信息學(xué)是結(jié)合基因蛋白質(zhì)學(xué)及信息科技的新興研究領(lǐng)域，其最終目標(biāo)在發(fā)現(xiàn)新的生物認(rèn)知、厘清細(xì)胞各階段的表現(xiàn)，以利人們對疾病和藥物使用有更精確的了解。故其現(xiàn)階段執(zhí)行的任務(wù)有分析核酸序列、蛋白質(zhì)序列、蛋白質(zhì)結(jié)構(gòu)、蛋白質(zhì)家族及其生化反應(yīng)等。

其中，需要信息及半導(dǎo)體技術(shù)協(xié)助的研究包括：序列組合、序列分析、比較基因組學(xué)、計算基因遺傳學(xué)、基因認(rèn)定、蛋白質(zhì)三維結(jié)構(gòu)分析、基因微數(shù)組芯片分析、分子演化、藥物設(shè)計等領(lǐng)域。

高性能計算設(shè)備方能應(yīng)付大量運(yùn)算需求

測序是基因研究的基礎(chǔ)，目前高通量基因測序設(shè)備及配套硬軟件均依賴進(jìn)口，如何讓此核心技術(shù)生根關(guān)系著本土相關(guān)產(chǎn)業(yè)的發(fā)展。而此高性能的設(shè)備多用于以下兩個主要應(yīng)用一一、基因搜索及比對：將已知之DNA結(jié)構(gòu)辨別標(biāo)準(zhǔn)輸入計算器內(nèi)，可判斷樣本序列是否存在，以及此序列與不同物種間之DNA關(guān)聯(lián)性；二、蛋白質(zhì)折迭仿真及計算器輔助藥物設(shè)計：利用重組或擴(kuò)展已有的蛋白質(zhì)是預(yù)防疾病和藥物設(shè)計的關(guān)鍵，因此計算器圖學(xué)技術(shù)與計算方法至關(guān)重要。以幾何、能量與活性等三大方向來探討如何使用最小能最原理來改進(jìn)藥物設(shè)計中的分子對接過程之效能、加速藥物設(shè)計時程與降低研發(fā)成本是目前最迫切的課題。

為生物基因計算應(yīng)用設(shè)計之FPGA系統(tǒng)

NVIDIA的CUDA平臺，其擁有通過C語言來控制GPU的開發(fā)環(huán)境，適合并行運(yùn)算。在CUDA架構(gòu)中，作DNA測序、短序列拼裝，可發(fā)揮并行計算之優(yōu)勢，加速計算并生成三維基因圖譜。

Invitrogen和Active Motif兩大生技公司也合作利用FPGA技術(shù)分析新一代的測序數(shù)據(jù)。TimeLogic生物計算系統(tǒng)由一至多片的PCI Express×1之FPGA板卡組成，其整合FPGA加速器和基因組學(xué)算法，能將新發(fā)現(xiàn)的數(shù)據(jù)和已知的基因進(jìn)行快速比對，處理速度等同于普通CPU的100倍以上。

在要求更高的蛋白質(zhì)折迭仿真算法中，研究人員先以遺傳算法來加速接合位置的幾何搜尋；再以能量為重點(diǎn)，于實(shí)驗中使用李亞普諾夫函數(shù)中的穩(wěn)定理論來降低接合位置數(shù)，以便進(jìn)一步增進(jìn)分子對接的效能；同時使用NURBS曲線中的插入頂點(diǎn)與權(quán)重調(diào)整來加速分子系統(tǒng)達(dá)到最小能量狀態(tài)；最后以各種不同的藥物受體模型來做計算機(jī)仿真計算，利用最小能量原理，判斷出接近全局能量最小區(qū)域的對接狀態(tài)之穩(wěn)定度，并對其各種分子活性進(jìn)行評估。

為了運(yùn)用FPGA主芯片實(shí)現(xiàn)計算應(yīng)用分子力場，以及配合LYAPUNOV指數(shù)求出降低分子對接的幾何位置數(shù)量與穩(wěn)定度，我們提出以圖2中所示之系統(tǒng)架構(gòu)來滿足更高層級研究人員所需。

如圖2所示，單片系統(tǒng)的主要功能是將高速輸入之?dāng)?shù)據(jù)，利用4組GigE網(wǎng)口，提供給后端FPGA進(jìn)行序列比對處理。高硬件架構(gòu)的核心部份為雙DDR2 SODIMM模塊之Multi-Port Controller，內(nèi)存的管理單元及總線設(shè)計是提升整體高速運(yùn)算效能之關(guān)鍵。為了將序列比對時重要之LinkedList數(shù)據(jù)結(jié)構(gòu)以硬件FPGA實(shí)現(xiàn)，另外安排了特殊ZBT(ZeroBus Turnaroundl SRAM以儲存Pointer之部份。使兩個讀寫總在線的子系統(tǒng)可以同時平行運(yùn)作而不互相干擾，進(jìn)而達(dá)到動態(tài)并行處理的效能。

由于PC主板以DMA方式收送軟件處數(shù)據(jù)，為了符合要求，系統(tǒng)以PCI Express x8提供16Gb/s帶寬，系統(tǒng)并提供2個HSMC接頭做為板卡互連之高速接口，而HSMC接頭的關(guān)鍵帶寬由8對能承受10Gb/s之高速訊號線擔(dān)任。

以HSPICE仿真克服10Gb/s系統(tǒng)設(shè)計瓶頸

高速FPGA開發(fā)平臺的訊號完整性是系統(tǒng)成功與否之關(guān)鍵。因此在設(shè)計過程中，我們運(yùn)用包含Hspice在內(nèi)的多種仿真分析工具，通過對具體問題進(jìn)行分析來優(yōu)化零配件選擇和設(shè)計折衷，如層迭結(jié)構(gòu)、介電材料、訊號線拓樸結(jié)構(gòu)、線長、線寬和阻抗匹配組件等，并根據(jù)仿真結(jié)果對設(shè)計進(jìn)行調(diào)整，以便在設(shè)計時間內(nèi)解決大多數(shù)的訊號完整性問題。

圖3為我們使用仿真分析阻抗匹配組件對DDR2地址訊號的影響，透過仿真可以看到終端匹配電阻的使用將使訊號擁有較少的ovemhoot與undershoot。

為了達(dá)成10Gb/s以上之HSMC接頭傳輸，基板層中的介電材料產(chǎn)生之傳輸損耗現(xiàn)象必需被考慮，因此我們透過HSPICE仿真來驗證板材對損耗的影響。圖4為仿真10 inch的傳輸距離，傳輸10Gb/s時之眼圖結(jié)果：

圖5為最后依據(jù)多方研究人員需求，開發(fā)完成之FPGA平臺。目前由臺灣在蛋白質(zhì)折迭及藥物設(shè)計方面之專家進(jìn)行算法加速上之測試。