摘 要:介紹一種面陣CCD傳感器TH7888A的原理和性能，分析其對(duì)驅(qū)動(dòng)信號(hào)的時(shí)序要求，選用FPGA器件作為硬件設(shè)計(jì)平臺(tái)，使用VHDL語(yǔ)言對(duì)驅(qū)動(dòng)信號(hào)時(shí)序進(jìn)行硬件描述，針對(duì)Xilinx公司的Spartan3系列芯片進(jìn)行仿真及配置;選用LM117提供CCD所需的偏置電壓，EL7212提供驅(qū)動(dòng)。系統(tǒng)測(cè)試結(jié)果表明，該CCD驅(qū)動(dòng)電路可以滿足CCD的工作要求。

關(guān)鍵詞:驅(qū)動(dòng)電路; TH7888A; 現(xiàn)場(chǎng)可編程門陣列; CCD驅(qū)動(dòng)器

中圖分類號(hào):TN29 文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)07-0195-03

Design of Driving Time Circuit for Area Array CCD Based on FPGA

HOU Xin-mei1，2， LI Zi-tian1， HU Bing-liang1

(1. Xi’an Institute of Optics and Precision Mechanics， Chinese Academy Science， Xi’an 710119， China;

2. Graduate Student College， Chinese Academy Science， Beijing 100039， China)

Abstract: The principle and performance of area array CCD sensor TH7888A are described. On analyzing its requirements on driving schedules， choosing FPGA as hardware design platform， using VHDL to describe the driving schedule generator. The design is simulated and fitted into the chip of Spartan3(Xilinx) series. Bias voltages of CCD are offered by LM117， CCD drivers are designed with EL7212. The testing results show that the design can meet the demand of CCD.

Keywords: driving circuit; TH7888A; FPGA; CCD driver

0 引 言

CCD(Charge Coupled Devices)電荷耦合器件是20世紀(jì)70年代初發(fā)展起來(lái)的新型半導(dǎo)體集成光電器件。近30年來(lái)，CCD器件及其應(yīng)用技術(shù)的研究取得飛速進(jìn)展，特別是在圖像傳感和非接觸測(cè)量領(lǐng)域的發(fā)展尤為迅速，它具有噪聲低、光譜響應(yīng)寬、精度和靈敏度高、可靠性好等優(yōu)點(diǎn)。CCD成像系統(tǒng)主要由光學(xué)系統(tǒng)、驅(qū)動(dòng)電路、信號(hào)處理電路和圖像處理電路組成。

本文主要介紹CCD傳感器驅(qū)動(dòng)電路的設(shè)計(jì)，包括驅(qū)動(dòng)時(shí)序產(chǎn)生電路、電源變換電路和驅(qū)動(dòng)器電路。其中，驅(qū)動(dòng)時(shí)序產(chǎn)生電路向CCD傳感器提供正常工作所需要的各種時(shí)序脈沖;電源變換電路向CCD提供正常工作時(shí)所需的各種直流偏置電壓;驅(qū)動(dòng)器電路用來(lái)提高驅(qū)動(dòng)時(shí)序的驅(qū)動(dòng)能力。

1 CCD驅(qū)動(dòng)時(shí)序電路的要求及實(shí)現(xiàn)

1.1 CCD圖像傳感器TH7888A

CCD圖像傳感器采用ATMEL公司的TH7888A。它是一種高性能的幀轉(zhuǎn)移面陣CCD器件，提供單路和雙路兩種輸出方式，輸出數(shù)據(jù)速率可達(dá)40 MHz，每秒30幀圖像。TH7888A具有較低的暗電流及像元讀出噪聲，可用電子快門來(lái)調(diào)節(jié)曝光時(shí)間，性能優(yōu)異。TH7888A由感光區(qū)，存儲(chǔ)區(qū)和水平移位寄存器構(gòu)成，有效像元數(shù)為1 024×1 024個(gè)[1]。

CCD的一個(gè)工作周期可分為兩個(gè)階段:光積分階段和電荷轉(zhuǎn)移階段。光積分階段進(jìn)行感光陣列的電荷積累，存儲(chǔ)區(qū)到轉(zhuǎn)移寄存器的電荷轉(zhuǎn)移(行逆程)以及轉(zhuǎn)移寄存器向輸出放大器的電荷輸出(行正程);轉(zhuǎn)移階段主要進(jìn)行幀轉(zhuǎn)移，即將感光區(qū)的光積分電荷轉(zhuǎn)移至存儲(chǔ)區(qū)。要完成如上功能就要給CCD提供嚴(yán)格的驅(qū)動(dòng)時(shí)序時(shí)鐘。TH7888A的各驅(qū)動(dòng)時(shí)序關(guān)系如圖1所示。

圖1中，ΦA(chǔ)為幀時(shí)鐘，高電平時(shí)為光積分階段，低電平時(shí)為電荷轉(zhuǎn)移階段。ΦP1~ΦP4為幀轉(zhuǎn)移脈沖，在光積分階段時(shí)不變，在電荷轉(zhuǎn)移階段時(shí)同行轉(zhuǎn)移控制信號(hào)ΦM1~ΦM4一起完成整幀的轉(zhuǎn)移。在光積分階段，行逆程狀態(tài)時(shí)，幀存儲(chǔ)區(qū)各行的信號(hào)電荷在行轉(zhuǎn)移信號(hào)ΦM1，ΦM4控制下向水平移位寄存器方向平移一行，讀出寄存器時(shí)鐘ΦL1，ΦL2不變;行正程狀態(tài)時(shí)，水平移位寄存器中的像元電荷在讀出寄存器時(shí)鐘ΦL1，ΦL2的控制下逐次經(jīng)過(guò)輸出放大器輸出。每讀出一行信號(hào)，進(jìn)行一次行轉(zhuǎn)移。一幀圖像傳完后，再進(jìn)行下一幀圖像的幀轉(zhuǎn)移[2，3]。

圖1 TH7888A的各驅(qū)動(dòng)時(shí)序關(guān)系

1.2 基于FPGA的CCD驅(qū)動(dòng)時(shí)序的實(shí)現(xiàn)

可編程邏輯器件FPGA具有集成度高、速度快、可靠性好及硬件可編程的特點(diǎn)，開發(fā)靈活、易于維護(hù)、非常適合CCD驅(qū)動(dòng)的設(shè)計(jì)。設(shè)計(jì)選用的是Xilinx公司Spartan3系列的XC3S50，在分析CCD驅(qū)動(dòng)時(shí)序關(guān)系的基礎(chǔ)上，采用硬件編程語(yǔ)言VHDL編寫，開發(fā)軟件為ISE 10.1。

程序輸入為40 MHz主時(shí)鐘CLK，由外部晶振提供，輸出為十三路驅(qū)動(dòng)信號(hào)。設(shè)計(jì)采用單路輸出的方式，輸出數(shù)據(jù)速率選為10 MHz。使用全部1 024×1 024個(gè)有效像元，在水平方向上，有效像元加上隔離元、黑參考元等共1 056個(gè)像元。在垂直方向上有效像元加上啞像元、黑參考元等共1 056行。進(jìn)行適量冗余設(shè)計(jì)，再考慮幀轉(zhuǎn)移和行轉(zhuǎn)移所占用的時(shí)間，幀頻為每秒8幀。復(fù)位時(shí)鐘ΦR由主時(shí)鐘四分頻得到。由于CCD各驅(qū)動(dòng)信號(hào)間要嚴(yán)格地滿足時(shí)序關(guān)系，且波形比較復(fù)雜，程序采用多進(jìn)程，多計(jì)數(shù)器循環(huán)嵌套的方式實(shí)現(xiàn)[4-8]。幀時(shí)鐘ΦA(chǔ)為最外部循環(huán)，在光積分階段，由行逆程和行正程組成第一部分內(nèi)循環(huán)，由主時(shí)鐘分頻、計(jì)數(shù)設(shè)計(jì)完成，同時(shí)產(chǎn)生行脈沖信號(hào)，對(duì)行脈沖信號(hào)計(jì)數(shù)產(chǎn)生幀周期;在電荷轉(zhuǎn)移階段幀轉(zhuǎn)移脈沖ΦP1~ΦP4(行轉(zhuǎn)移控制信號(hào)ΦM1~ΦM4)組成第二部分內(nèi)循環(huán)，信號(hào)間的時(shí)序關(guān)系由主時(shí)鐘分頻、移位實(shí)現(xiàn)。

在設(shè)計(jì)上，需要注意以下兩點(diǎn):

(1) 幀轉(zhuǎn)移脈沖ΦP1~ΦP4的占空比為5∶3，因此先用一個(gè)八進(jìn)制的計(jì)數(shù)器設(shè)計(jì)出占空比為5∶3的脈沖，再由幀時(shí)鐘ΦA(chǔ)的控制及移位操作來(lái)實(shí)現(xiàn)其嚴(yán)格的時(shí)序。

(2) 對(duì)于ΦA(chǔ)和ΦP1~ΦP4，手冊(cè)上對(duì)其波形的邊沿變化時(shí)間有限制，對(duì)于時(shí)間上限，由于信號(hào)從FPGA輸出之后是通過(guò)驅(qū)動(dòng)器EL7212驅(qū)動(dòng)后送入CCD的，而EL7212輸出波形的上升及下降時(shí)間的最大值已滿足此上限要求;對(duì)于時(shí)間下限，可在CCD管腳附近增加電容和電阻調(diào)節(jié)波形邊沿的陡峭度來(lái)滿足要求。

1.3 CCD驅(qū)動(dòng)時(shí)序的仿真

設(shè)計(jì)采用ISE 10.1自帶的仿真工具對(duì)時(shí)序進(jìn)行仿真，并對(duì)Xilinx公司的FPGA芯片XC3S50進(jìn)行配置下載，通過(guò)功能仿真驗(yàn)證設(shè)計(jì)的可行性。驅(qū)動(dòng)時(shí)序的仿真結(jié)果如圖2，圖3所示。

圖2 光積分階段各驅(qū)動(dòng)信號(hào)的時(shí)序

圖3 電荷轉(zhuǎn)移階段各驅(qū)動(dòng)信號(hào)的時(shí)序

由圖可見，設(shè)計(jì)完成了CCD對(duì)驅(qū)動(dòng)信號(hào)的要求。

2 電源變換電路

CCD電路的工作電壓取自二次電源。電路所需電壓種類繁多，如CCD傳感器需要+15 V電源和多種偏置電壓，CCD驅(qū)動(dòng)器需要+12 V，+9 V，+8 V，+4 V電源，F(xiàn)PGA正常工作需要的3.3 V，2.5 V，1.2 V等。為了減少二次電源的種類，并考慮到與其他部件電源的共用性，相機(jī)系統(tǒng)采用兩種二次電源模塊:+15 V，+5 V。上述各種電壓均由這兩種電源變換而得。為保證FPGA芯片工作的穩(wěn)定，其電壓由Xilinx公司專用的電源轉(zhuǎn)換芯片提供。其他各種偏置電壓的電源轉(zhuǎn)換核心器件是LM117。LM117是正三端可調(diào)穩(wěn)壓器，這種穩(wěn)壓器具有良好的穩(wěn)壓性能，還具有短路保護(hù)、過(guò)流保護(hù)和溫度保護(hù)功能[9]。

LM117的輸出電壓范圍為1.2~37 V，H封裝負(fù)載電流最大為0.5 A，它的線性調(diào)整率和負(fù)載調(diào)整率比標(biāo)準(zhǔn)的固定穩(wěn)壓器好。通常LM117 輸入端不需要外接電容，除非輸入濾波電容到 LM117 輸入端的連線超過(guò)15 cm。圖4為實(shí)現(xiàn)直流偏壓+12 V的原理圖。圖中，2、3腳之間為1.25 V電壓基準(zhǔn)，改變R2阻值即可調(diào)整穩(wěn)壓電壓值。輸出電壓為:

Vo=1.25+I×R2

式中:I為流經(jīng)R1， R2的電流，在這里，LM117的ADJ控制端消耗的電流非常少，可忽略不計(jì)，因此，Vo=1.25+1.25R1R2。此處，R1和R2的阻值并不能隨意設(shè)定，首先，由電壓變化范圍1.25~37 V可知R2/R1的比值范圍是0~28.6;其次，LM117有一個(gè)最小穩(wěn)定工作電流，一般為1.5 mA，如果低于此值，可能會(huì)出現(xiàn)穩(wěn)壓電源輸出的有載電壓和空載電壓差別較大的現(xiàn)象。因此，通過(guò)設(shè)定R1和R2阻值的大小，保證Vo/(R1+R2)≥1.5 mA，就能使LM117在空載時(shí)穩(wěn)定地工作。設(shè)計(jì)選擇R1阻值為240 Ω，R2即可算出。R2選用電位器，便于調(diào)試;二極管D1，D2用于保護(hù)LM117;輸出電容C1能改變瞬態(tài)響應(yīng);調(diào)整端使用濾波電容C2能得到比標(biāo)準(zhǔn)三端穩(wěn)壓器高的紋波抑制比。

圖4 原理圖

3 CCD驅(qū)動(dòng)器

CCD驅(qū)動(dòng)部分的作用是把CCD時(shí)序產(chǎn)生單元輸出的各種轉(zhuǎn)移脈沖信號(hào)進(jìn)行功率放大，以滿足CCD對(duì)驅(qū)動(dòng)波形電壓及電流以及時(shí)序的要求。驅(qū)動(dòng)信號(hào)的好壞會(huì)對(duì)CCD的電荷轉(zhuǎn)移效率產(chǎn)生較大的影響，從而影響成像的質(zhì)量。設(shè)計(jì)中使CCD正常工作需要的驅(qū)動(dòng)信號(hào)和復(fù)位信號(hào)共13種，這些信號(hào)的電壓共有4種，不同的電壓由上述電源轉(zhuǎn)換器LM117轉(zhuǎn)換輸出，再進(jìn)入驅(qū)動(dòng)器芯片對(duì)驅(qū)動(dòng)信號(hào)和復(fù)位信號(hào)進(jìn)行驅(qū)動(dòng)。由于CCD為容性負(fù)載，在較大電壓擺幅的情況下需要在快速的變

化沿時(shí)能夠提供足夠大的瞬態(tài)驅(qū)動(dòng)電流，因此要選擇工

作電流足夠大的器件以滿足要求[6]。芯片選用的是Intersil公司的EL7212，和常用的ICL7667，DS0026相比，EL7212在速率、驅(qū)動(dòng)能力、反應(yīng)時(shí)間、抑噪等各方面表現(xiàn)更為優(yōu)秀，其上升沿和下降沿變化得更快，容性負(fù)載為1 000 pF時(shí)的典型值為10/13 ns，更適合用于高速相機(jī)[10]。EL7212為單電源工作方式，其應(yīng)用電路如圖5所示。圖5中，電阻R1用于減小內(nèi)部功耗，電阻R2和電容用于防止過(guò)沖，電容盡量靠近管腳。

圖5 應(yīng)用電路圖

4 結(jié) 語(yǔ)

在分析面陣CCD傳感器TH7888A的工作原理和驅(qū)動(dòng)信號(hào)要求的基礎(chǔ)上，采用可編程邏輯器件FPGA和硬件描述語(yǔ)言VHDL設(shè)計(jì)出合理的驅(qū)動(dòng)信號(hào)時(shí)序，并選用高性能的電壓轉(zhuǎn)換芯片和驅(qū)動(dòng)器保證CCD的正常穩(wěn)定工作。實(shí)驗(yàn)結(jié)果表明，設(shè)計(jì)的CCD驅(qū)動(dòng)電路較好地滿足了CCD的工作要求。

參考文獻(xiàn)

[1]TH7888A datasheet[EB/OL]. [1999-11-09]. http://www.datasheetcatalog.com.

[2]王慶有.CCD應(yīng)用技術(shù)[M].天津:天津大學(xué)出版社，2000.

[3]元華明.高分辨率全幀CCD驅(qū)動(dòng)電路技術(shù)研究[D].西安:中國(guó)科學(xué)院西安光學(xué)精密機(jī)械研究所，2006.

[4]孔慶善，宋克非，王淑榮.基于FPGA的面陣CCD驅(qū)動(dòng)電路的設(shè)計(jì)[J].微計(jì)算機(jī)信息，2008，24(25):296-297.

[5]陳智，邱躍洪，張伯珩. 基于CPLD的CCD驅(qū)動(dòng)電路的設(shè)計(jì)[J].科學(xué)技術(shù)與工程，2007，7(12):2964-2967.

[6]薛旭成，曲洪豐，李洪法，等.CCD相機(jī)功率驅(qū)動(dòng)電路設(shè)計(jì)[J].微計(jì)算機(jī)信息，2007，23(25):272-273.

[7]許秀貞，李自田，李長(zhǎng)樂(lè)，等. 基于CPLD的可選輸出CCD驅(qū)動(dòng)時(shí)序設(shè)計(jì)[J].光子學(xué)報(bào)，2004，33(12):4051-4055.

[8]黃美玲，張伯珩， 邊川平，等.積分時(shí)間和級(jí)數(shù)分別可調(diào)的TDI CCD驅(qū)動(dòng)器[J].半導(dǎo)體光電，2008，29(1):711-719.

[9]LM117/LM317A/LM317 3-terminal adjustable datasheet[EB/OL]. [2004-07-12]. http://www.national.com.

[10]EL7202，EL7212，EL7222 datasheet[EB/OL]. [2003-11-09]. http://www.intersil.com.