摘 要:介紹器件參數(shù)提取的意義，并對(duì)基于工藝的參數(shù)提取和基于器件仿真的參數(shù)提取兩種方法進(jìn)行了比較。根據(jù)0.35 μm SOI CMOS工藝參數(shù)，構(gòu)造出部分耗盡SOI NMOS結(jié)構(gòu)?；贐SIM SOI模型采用局部?jī)?yōu)化，單器件提取的策略進(jìn)行參數(shù)提取。最后通過(guò)將仿真與實(shí)際測(cè)試得到的參數(shù)比較，驗(yàn)證了該方法的準(zhǔn)確性。

關(guān)鍵詞:SOI; 參數(shù)提取; 器件仿真; 工藝參數(shù)

中圖分類號(hào):TP274; TN710文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)08-0006-03

Parameter Extraction Method Based on Device Simulation

FANG Yong， WU Long-sheng，HAN Ben-guang，CHEN Chao，TANG Wei

(Xi’an Institute of Microelectronics， Xi’an710054， China)

Abstract:The significance of device parameter extraction is introduced. The two methods of parameter extraction based on process and device simulation are compared. According to 0.35 μm SOI CMOS process parameter， the structure of PDSOI NMOS wasbuilt. Theparameter extraction is performed with the local optimization and single device extraction strategies based on BSIM SOI model.The accuracy of this method is verified through comparing the simulated parameters with the tested parameters.

Keywords:SOI;parameter extraction;device simulation; process parameter

0 引 言

電路仿真在VLSI設(shè)計(jì)中已成為必不可少的手段。電路仿真的精度取決于模型的精度。用于電路設(shè)計(jì)的器件模型是由一系列模型方程組成，這些方程被植入仿真器程序[1]。這些方程中包含了模型參數(shù)，通過(guò)這些參數(shù)能對(duì)器件的特性做出精確的描述，對(duì)于電路性能的優(yōu)化、功能驗(yàn)證等有著重要的作用。

本文提出了一種基于器件仿真的模型參數(shù)提取方法，利用了實(shí)際工藝參數(shù)，采用局部?jī)?yōu)化，單器件提取的策略，用這種方法提取了BSIM SOI直流參數(shù)，并與測(cè)試數(shù)據(jù)進(jìn)行了比較。

1 兩種參數(shù)提取方法的比較

工程上基于實(shí)際工藝的器件提取模型參數(shù)時(shí)，通常將一定尺寸變化范圍的MOS晶體管制作在一個(gè)專門(mén)的測(cè)試芯片上，再加上一些工藝監(jiān)控和表征測(cè)量所需要的實(shí)驗(yàn)結(jié)構(gòu)。將測(cè)試芯片流片后通過(guò)測(cè)量這些晶體管的I-V，C-V特性曲線，利用BSIMProPlus，ICCAP等商業(yè)軟件工具提取所需要的器件參數(shù)。這種提取參數(shù)的流程如圖1所示[2]。

圖1 基于工藝的參數(shù)提取流程

這種方法與實(shí)際工藝關(guān)系密切，能夠考慮到電路設(shè)計(jì)時(shí)工藝工程中可能出現(xiàn)的所有情況，對(duì)提高成品率十分必要，因此目前在針對(duì)某種特定工藝線的參數(shù)提取中廣泛應(yīng)用。但這種方法需要以實(shí)際流片為前提，成本較大。

在對(duì)非常規(guī)新型結(jié)構(gòu)的器件進(jìn)行研究時(shí)，常規(guī)的針對(duì)某一特定工藝的器件參數(shù)不適合新型結(jié)構(gòu)的器件，需要對(duì)器件特性預(yù)測(cè)，需要采用基于器件仿真的參數(shù)提取方法來(lái)提取器件模型。繼續(xù)參數(shù)提取前，首先采用實(shí)際工藝參數(shù)，利用工具軟件中的工藝仿真模塊創(chuàng)建器件結(jié)構(gòu)，然后使用器件描述軟件進(jìn)行器件網(wǎng)格和摻雜的優(yōu)化，或者不使用工藝仿真，直接利用創(chuàng)建器件結(jié)構(gòu)(包括網(wǎng)格和摻雜)[3]。最后使用器件仿真模塊進(jìn)行器件特性仿真，在不經(jīng)過(guò)實(shí)際流片的情況下，可以得到提取器件參數(shù)所需要的一組端電流與偏壓的I-V特性曲線。

參數(shù)提取出來(lái)后，將得到的器件參數(shù)代入模型公式進(jìn)行計(jì)算。如參數(shù)不收斂，將無(wú)法啟動(dòng)Spice模擬器，這時(shí)候返回提參命令中找出引起不收斂的參數(shù)值并對(duì)其數(shù)值進(jìn)行微調(diào)。參數(shù)收斂后，得到一組Spice模擬生成的曲線，將這組曲線與器件仿真得到的I-V特性曲線比較，若不吻合，則依據(jù)模型公式對(duì)提參命令中的參數(shù)初值和范圍來(lái)進(jìn)行調(diào)整，最終得到擬合得較好的兩組曲線[4]。這里采用0.35 μm SOI CMOS工藝參數(shù)，構(gòu)造出部分耗盡的H型柵的NMOS管進(jìn)行參數(shù)提取。其流程如圖2所示。

圖2 基于器件仿真的參數(shù)提取流程

2 參數(shù)提取及優(yōu)化策略

2.1 提取策略

目前主要有兩種不同的參數(shù)提取策略， 一種是從單個(gè)器件的測(cè)量數(shù)據(jù)中提取整套模型參數(shù)， 即單器件提取策略;另一種是從器件組， 也就是具有不同的溝道長(zhǎng)度和溝道寬度的多個(gè)器件的測(cè)量數(shù)據(jù)中提取模型參數(shù)，即器件組提取策略。

顯然，上述基于工藝的參數(shù)提取方法采用器件組提取策略。單器件策略提取的參數(shù)能夠和該尺寸器件的測(cè)量數(shù)據(jù)很好地?cái)M合，在某些場(chǎng)合中，對(duì)電路中的一些關(guān)鍵管子需要高精度的模型參數(shù)。本文針對(duì)具體工藝構(gòu)造的器件，即固定寬長(zhǎng)比的器件進(jìn)行參數(shù)提取，采用單器件提取策略。

2.2 優(yōu)化策略[5]

參數(shù)優(yōu)化策略分為兩種: 全局優(yōu)化策略和局部?jī)?yōu)化策略。

全局優(yōu)化以模型和測(cè)量數(shù)據(jù)點(diǎn)之間的最小均方差為誤差判據(jù)或性能尺度，完全依賴擬合算法得到一組最符合測(cè)量數(shù)據(jù)的參數(shù)。但是這種方法把每個(gè)參數(shù)都視為待優(yōu)化的參數(shù)，沒(méi)有考慮器件的實(shí)際工作區(qū)，所以用這種優(yōu)化方法可能得到不符合實(shí)際物理意義的參數(shù)值。

局部?jī)?yōu)化是指在利用管子各工作區(qū)的特點(diǎn)，分段線性擬合，提取在該工作區(qū)占主要作用的物理機(jī)制相對(duì)應(yīng)的參數(shù)。因?yàn)榫植績(jī)?yōu)化時(shí)每次只提取幾個(gè)參數(shù)，而這幾個(gè)參數(shù)在該工作區(qū)中所對(duì)應(yīng)的物理機(jī)制是主要的，所以優(yōu)化的許多參數(shù)是在相互獨(dú)立的情況下完成的。這種優(yōu)化提取方法與器件的物理過(guò)程相聯(lián)系，能全面地預(yù)測(cè)器件的性能。

綜合考慮后，使用局部?jī)?yōu)化，單器件提取的策略對(duì)器件進(jìn)行參數(shù)提取。

2.3 采集I-V特性曲線[6-10]

I-V特性曲線作為參數(shù)提取軟件的輸入，是提取直流參數(shù)的必要條件。采用以下仿真條件在MOS管的各端口加不同的電壓，分別獲得工作在線性區(qū)和飽和區(qū)的Ids-Vgs，Ids-Vds，Isub-Vgs曲線。每組仿真數(shù)據(jù)有4條曲線，共得到20條I-V特性曲線。如表1所示。

表1 MOS管仿真條件

曲線關(guān)系VgsVdsVbs

1Ids-Vgs—0.05 V變化

2Ids-Vgs—Vdd(最大漏電流)變化

3Ids-Vds變化—0 V

4Ids-Vds變化—Vbb(最大襯偏電壓)

5Isub-VgsVgg(最大柵壓)變化—

首先利用Ids-Vgs曲線的線性區(qū)曲線，提取與短溝道效應(yīng)、寄生電阻電容等無(wú)關(guān)的參數(shù)，如零偏閾值電壓Vth0，一階體效應(yīng)系數(shù)k1，二階體效應(yīng)系數(shù)k2;下一步是提取與遷移率有關(guān)的參數(shù)，如u0(低電場(chǎng)遷移率)、ua(一階遷移率下降系數(shù))、ub (一階遷移率下降系數(shù))、uc(體效應(yīng)引起的遷移率下降系數(shù));第三步擬合Ids-Vds曲線亞閾值區(qū)數(shù)據(jù)提取亞閾值區(qū)相關(guān)的參數(shù)，如Voff(大尺寸器件的失調(diào)電壓)、eta0(亞閾值區(qū)的DIBL效應(yīng)系數(shù))、etab(亞閾值區(qū)DIBL效應(yīng)體效應(yīng)系數(shù))、Nfactor(亞閾值區(qū)擺幅參數(shù));最后利用第二組Ids-Vgs曲線和第三組Ids-Vds數(shù)據(jù)，提取與飽和區(qū)的參數(shù)如Vsat(飽和電壓)、esatii(電離條件下的飽和區(qū)電場(chǎng)強(qiáng)度)、isdif(體到源/漏的飽和電流)以及輸出電阻相關(guān)的參數(shù)pdiblc1(輸出電阻的DIBL效應(yīng)第一系數(shù))、pdiblc2(輸出電阻的DIBL效應(yīng)第二系數(shù))、pdiblcb(輸出電阻的DIBL效應(yīng)體效應(yīng)系數(shù))等。

3 參數(shù)驗(yàn)證

為了驗(yàn)證工藝仿真和器件仿真的準(zhǔn)確性，將器件仿真結(jié)果與實(shí)際測(cè)試結(jié)果比較。

圖3(a)的曲線分別為柵源電壓(Vgs)等于0.30 V，1.30 V，2.30 V，3.30 V 時(shí)的Ids-Vds曲線;圖3(b)的曲線為漏源電壓Vds為0.05 V時(shí)的Ids-Vgs曲線;

經(jīng)過(guò)比較，兩組曲線趨勢(shì)一致，基本能夠吻合，考慮到工藝仿真的誤差，認(rèn)為工藝和器件仿真準(zhǔn)確性很好。

為了驗(yàn)證提取出來(lái)的參數(shù)的準(zhǔn)確性，將器件仿真曲線和代入?yún)?shù)后的Spice仿真曲線進(jìn)行比較。圖4(a)為器件輸入/輸出特性曲線比較，圖4(b)為器件轉(zhuǎn)移特性曲線比較，圖4(c)為器件亞閾值特性曲線比較。

圖3 流片測(cè)試數(shù)據(jù)(虛線)和仿真(實(shí)線)結(jié)果比較

圖4 器件仿真曲線(虛線)和Spice仿真曲線(實(shí)線)比較

經(jīng)過(guò)比較，使用提取出來(lái)的參數(shù)進(jìn)行Spice仿真得到的曲線和器件仿真的曲線吻合得很好， 誤差較小，具有很好的一致性。同時(shí)，將提取得到的參數(shù)與實(shí)際流片測(cè)得的參數(shù)比較，大部分參數(shù)的誤差均在8%以內(nèi)。在對(duì)模型參數(shù)精度要求不高的情況下，可以認(rèn)為基于器件仿真提取的參數(shù)能夠滿足電路模擬的要求。

4 結(jié) 語(yǔ)

文中采用實(shí)際工藝參數(shù)，在不需要流片的情況下，建立器件模型，通過(guò)對(duì)提取提取和優(yōu)化策略合理的設(shè)置，提取出該器件的參數(shù)，并根據(jù)器件仿真曲線和代入?yún)?shù)后的Spice仿真曲線的吻合程度，以及與實(shí)際測(cè)試數(shù)據(jù)的比較，驗(yàn)證了該方法的準(zhǔn)確性。提取出來(lái)的參數(shù)，可被應(yīng)于流片前的電路設(shè)計(jì)和仿真，為流片后通過(guò)測(cè)試芯片的提取做出了準(zhǔn)備。

參考文獻(xiàn)

[1]\\N Arora. 用于VLSI模擬的小尺寸MOS器件模型\\. 張興，譯. 北京: 科學(xué)出版社， 1999.

[2] 楊立斌， 蘇海偉， 唐威， 等. 0.35 μm SOI CMOS器件建模技術(shù)研究[J]. 微電子學(xué)與計(jì)算機(jī)， 2009， 26(3): 89-92.

[3]韓雁. 集成電路設(shè)計(jì)制造中EDA工具實(shí)用教程\\. 杭州: 浙江大學(xué)出版社， 2007.

[4]Spatial Corporation.ISE integrated systems engineeringrelease 9.5 part 18 ISExtract ISE TCAD manual[M]. Zurich: Spartial Corp.， 2004.

[5]李海， 王紀(jì)民， 劉志宏. 優(yōu)化的BSIM3V3模型參數(shù)提取策略[J]. 微電子學(xué)， 2000， 30(6): 387- 390.

[6]Department of EECS. BSIMSOI 3. 1 MOSFETMODELusers′manual[M]. USA: Department of EECS， 2003.

[7]馮松. 深亞微米全耗盡SOI MOSFET參數(shù)提取方法的研究 [D]. 西安: 西安理工大學(xué)， 2007.

[8]BAUZ D， GHIBAUDO G. MOSFET parameter extraction from static， dynamic transient current measurements [J]. Microelectronics，1994， 25 (1): 41-61.

[9]李瑞貞， 李多力， 杜寰， 等. 基于混合遺傳算法的SOIMOSFET模型參數(shù)提取[J].半導(dǎo)體學(xué)報(bào)， 2006， 26(5): 160-162.

[10]張少勇， 黃風(fēng)義， 池毓宋， 等. 基于區(qū)域化的CMOS模型參數(shù)提取方法[J]. 電氣電子教學(xué)學(xué)報(bào)， 2005， 27(3): 40-43.