摘 要:針對目前視頻監(jiān)控的不足之處，提出以可編程邏輯器件為核心，可對活動視頻進行無級縮放和視頻疊加的一種實時視頻處理裝置。在詳細闡述了對視頻信號進行無級縮放和視頻疊加的實現(xiàn)方法后給出了實驗結果，這些方法不僅在視頻監(jiān)控領域有很好的應用價值，在數(shù)字電視領域也有很好的應用前景。

關鍵詞:無級縮放;視頻疊加;實時處理;FPGA

中圖分類號:TP274 文獻標識碼:A

文章編號:1004-373X(2010)03-096-03

Research of Real-time Video Processing Based on Programmable Logic Device

YAO Saijie，YUAN Jie

(Nanjing University，Nanjing，210093，China)

Abstract:Aimming at disadvantages of the present video monitoring，a real-time video processing device with a core of programmable logic device is proposed，achieving a function of free zoom and video mixer of video signal.Experimental results are given after the detailed analysis of free zoom and video mixer of video signal.Not only in the field of video monitoring，but also in the digital TV，it has good application.

Keywords:free zoom;video mixer;real-time processing;FPGA

0 引 言

實時視頻處理技術廣泛應用于高速公路，治安卡口，十字路口等監(jiān)控管理領域[1]，對自動化和智能管理有著重要的作用，視頻監(jiān)控技術也正向智能化發(fā)展[2]。隨著科學技術的不斷發(fā)展，產(chǎn)品的更新?lián)Q代也在加速，對監(jiān)控裝置的實時處理的要求也越來越高，針對各種需求，一些關鍵技術也相繼問世[3]。

目前普遍使用的監(jiān)控裝置彩色顯示，能夠清楚地顯示監(jiān)控區(qū)域并保存數(shù)據(jù)，但不能對畫面進行實時處理。如發(fā)生突發(fā)事件只能通過事后觀看錄像來解決問題，這必然會帶來一些實質(zhì)性的后果，針對以上問題設計這種實時視頻處理裝置。該裝置不僅能夠?qū)崟r顯示，而且能夠?qū)崟r處理突發(fā)事件，特別是這種無級縮放技術可對感興趣的區(qū)域進行無級縮放處理，并且可以任意指定感興趣的區(qū)域和縮放后的顯示區(qū)域。

目前一些監(jiān)控場合的監(jiān)控系統(tǒng)并不完善，通常只能記錄概況而得不到所需的細節(jié)。針對這一弊端，該裝置將視頻疊加技術應用于上述場合，成功升級了監(jiān)控系統(tǒng)。該裝置不僅能夠正常顯示概況，而且可以將所需要的細節(jié)通過另一臺攝像機拍攝后疊加顯示在同一個監(jiān)視器上，即一個顯示器可以同時顯示兩路視頻信號，一路正常輸出，另一路縮小一定比例后顯示在某個區(qū)域，并且可以切換兩路輸入信號。

1 原 理

實時視頻處理裝置的結構框圖如圖1所示。實時視頻處理裝置主要構成部分為視頻解碼芯片，視頻編碼芯片，可編程邏輯器件，RAM存儲器，控制器，電源模塊和一些邏輯芯片。其中控制器通過I2C總線對視頻編碼芯片和解碼芯片進行初始化以確定其工作狀態(tài)。視頻解碼芯片將CVBS格式的模擬視頻信號轉(zhuǎn)換為YUV 4∶2∶2格式的數(shù)字視頻信號并送至可編程邏輯器件，可編程邏輯器件通過外部按鍵信息來實現(xiàn)無級縮放或者視頻疊加功能。對活動視頻進行無級縮放處理時，可編程邏輯器件將需要處理部分的數(shù)字信號寫入RAM存儲器并根據(jù)縮放倍數(shù)從RAM存儲器中重復讀取并抽樣，再與原畫面疊加;對兩路視頻信號進行視頻疊加處理時，可編程邏輯器件控制存儲器對其中一路視頻信號進行抽樣，1/3抽樣過程如圖2所示。再與另一路視頻信號進行疊加[4]。處理后的數(shù)字視頻信號通過視頻編碼芯片轉(zhuǎn)化為CVBS格式的模擬視頻信號并輸出。電源模塊負責提供多路電源信號。

圖1 結構框圖

圖2 1/3抽樣示意圖

活動視頻的無級縮放，即有理數(shù)倍縮放，是指可將感興趣區(qū)域的大小任意倍數(shù)地縮放[5]。如對圖像進行M/N倍縮放，M，N都為整數(shù)，先做M倍放大，再做1/N抽樣。假設感興趣區(qū)域大小為80×60，縮放倍數(shù)為3/2，則先經(jīng)過3倍放大，即先將每個點重復讀取三次再對每一行讀取三次，然后再對行和列分別做1/2抽樣，這樣輸出圖像的大小為120×90，YUV 4∶2∶2格式數(shù)據(jù)的縮放過程示意圖見圖3，放大兩倍時序仿真圖如圖4所示。

圖3 YUV 4∶2∶2格式3/2倍縮放示意圖

視頻解碼芯片采用Philips公司的SAA7113，它可以切換輸入4路CVBS視頻信號或2路S-Video視頻信號，輸出為8位“VPO”總線，數(shù)據(jù)格式為標準的ITU 656，YUV 4∶2∶2格式。SAA7113內(nèi)部具有一系列寄存器，可以配置為不同的參數(shù)，對色度、亮度等的控制通過對相應寄存器改寫不同的值，寄存器的讀寫通過I2C總線進行。該芯片初始化后將視頻信號轉(zhuǎn)化為數(shù)字視頻流、行場同步信號、視頻格式信號(RTCO)和點時鐘信號[6]。

圖4 時序仿真圖

視頻編碼芯片采用Philips公司的SAA7121。SAA7121內(nèi)部具有一系列寄存器，可以配置為不同的參數(shù)，所有的控制都是通過對相應寄存器改寫不同的值，寄存器的讀寫需要通過I2C總線進行。SAA7121通過8位數(shù)據(jù)總線接收數(shù)字視頻數(shù)據(jù)，再由內(nèi)置編碼器將數(shù)字亮度信號與色度信號同時編碼成模擬的CVBS和S-Video視頻信號。

可編程邏輯器件采用Altera公司的CPLD(EPM1270)，EPM1270共有1 270個宏單元。EPM1270通過讀取外部按鍵信息來確定實現(xiàn)無級縮放或視頻疊加功能，上述兩種功能均通過CPLD控制RAM存儲器實現(xiàn)。整個裝置運行需要520個宏單元，占EPM1270的41%，考慮到二次開發(fā)時功能擴展后的額外開銷，故選用此款CPLD[7]。

實時視頻處理裝置不僅能夠清晰地實時顯示監(jiān)控區(qū)域，而且能夠?qū)崟r處理突發(fā)事件，總延時小于20 ns，實時性好。特別是這種無級縮放技術能對感興趣區(qū)域進行實時無級縮放處理，并且可以任意指定感興趣區(qū)域和縮放后顯示區(qū)域，平滑效果好。實時視頻處理裝置還可將兩路視頻信號疊加顯示在一個顯示器上，并且可以切換兩路信號。圖5是本設備實際效果圖。

圖5 實際效果圖

2 結 語

實時視頻處理技術一方面廣泛應用于高速公路，治安卡口，十字路口等監(jiān)控管理領域，對自動化和智能管理有著重要的作用;另一方面，隨著機頂盒的問世和數(shù)字電視的推廣，實時視頻處理技術在該領域中也扮演了相當重要的角色。實時視頻處理技術還可與計算機，因特網(wǎng)技術相結合，能夠滿足遠程監(jiān)控，遠程醫(yī)療等要求，使其應用更加廣泛，因而具有廣闊的發(fā)展前景和巨大的市場容量[8]。

傳統(tǒng)的監(jiān)控裝置功能單一，只能實時顯示而不能實時處理，如發(fā)生突發(fā)事件只能通過事后處理視頻錄像來解決問題。實施視頻處理裝置解決了以上問題，視頻圖像局部實時無級縮放技術可對感興趣的區(qū)域?qū)崟r地進行無級縮放處理并顯示，并且可以通過外部控制來指定感興趣區(qū)域和縮放后的顯示區(qū)域，這對反恐、刑偵、安防工作等都帶來了極大的幫助。

數(shù)字電視在全國范圍內(nèi)的推廣，促進了數(shù)字視頻處理技術的進步，實時視頻處理裝置可以實時地對電視節(jié)目的局部進行無級縮放處理，用戶可以任意指定感興趣的區(qū)域進行細節(jié)觀察，使得電視更加人性化，該技術通過獨立外部設備或者內(nèi)嵌在電視機控制電路中實現(xiàn)。

實時視頻處理裝置能夠較好的升級現(xiàn)有的監(jiān)控系統(tǒng)，并且已經(jīng)申報國家發(fā)明專利，其中一項已經(jīng)獲得國家發(fā)明專利，專利公開號: CN101500093。

參考文獻

[1]樊啟宏.視頻監(jiān)控系統(tǒng)的發(fā)展及其實際應用[J].水利水電快報，2008，29(5):29-31.

[2]張季.未來視頻監(jiān)控系統(tǒng)的走向——智能化視頻監(jiān)控系統(tǒng)[J].中國安防，2008(11):58-61.

[3]張睿萍.視頻監(jiān)控系統(tǒng)關鍵技術研究[J].兵工自動化，2008，27(3):66-68.

[4]袁杰.采用大規(guī)模專用OSDC芯片的數(shù)字視頻混合器研究[J].南京大學學報:自然科學版，2003，39(4):510-516.

[5]Tsai F S.Zoom Optics Design and Optimization with Digital Image Process[A].Novel Optical Systems Design and Optimization[C].2008.

[6]毛文安，張海峰.視頻圖像處理系統(tǒng)CPLD控制和EDMA數(shù)據(jù)搬移的實現(xiàn)[J].現(xiàn)代電子技術，2008，31(4):139-141.

[7]Lawal N，Thornberg B，O′Nils M.Address Generation for FPGA RAMS for Efficient Implementation of Real-time Video Processing Systems[A].International Conference on Field Programmable Logic and Applications[C].2005:136-141.

[8]Lopez J F，Tobajas F，Lopez S，et al.VLSI Video Processing Elements for Real-time Applications[A].IEEE 2002 28th Annual Conference of Industrial Electronics Society[C].2002:1 930-1 935.