摘 要: 提出一種采用三級流水線型結(jié)構(gòu)的9位100 MSPS折疊式A/D轉(zhuǎn)換器，具體分析了其內(nèi)部結(jié)構(gòu)。電路使用0.6 μm Bipolar工藝實現(xiàn)， 由5 V/3.3 V雙電源供電， 經(jīng)優(yōu)化設(shè)計后， 實現(xiàn)了9位精度，100 MSPS的轉(zhuǎn)換速度，功耗為650 mW，差分輸入范圍2.2 V。給出了在Cadence Spectre的仿真結(jié)果，討論了流水線A/D轉(zhuǎn)換器設(shè)計的關(guān)鍵問題。關(guān)鍵詞:流水線結(jié)構(gòu); A/D轉(zhuǎn)換器; 采樣保持電路; Cadence Spectre

中圖分類號:TN911-34文獻標(biāo)識碼:A

文章編號:1004-373X(2010)22-0005-04

Design of 9-bit 100 MSPS A/D Converter with Pipeline Architecture

SHEN Kai-sheng1， LIU Su1， CHE Hong-rui2， SUO Ya-qin1， ZHANG Guo-bin1

(1. Institute of Microelectronics， Lanzhou University， Lanzhou 730000， China;

2. Chengdu Sino Microelectronics Technology Co. Ltd.， Chengdu 610041， China)

Abstract: A 9-bit 100 MSPS folding A/D converter with three-stage pipeline architecture is presented. Its internal structure is analyzed in detail. The circuit of the converter is implemented by 0.6 μm standard complementary Bipolar process. The 9-bit accuracy， 100 MSPS conversion rate were achieved after the optimization design. The circuit has a power dissipation of 650 mW at 5 V/3.3 V dual supply voltage. The differential input range of ADC is 2.2 V. The simulation results in Cadence spectre are offered. The key of the design for A/D converter with pipeline architecture is discussed. Keywords: pipeline structure; A/D converter; T/H circuit; Cadence Spectre

片上系統(tǒng)(SoC)需要在單個硅片上實現(xiàn)模/數(shù)混合集成。與數(shù)字系統(tǒng)工藝兼容、功耗、面積等指標(biāo)優(yōu)化的高性能模/數(shù)轉(zhuǎn)換器(Analog to Digital Converters，ADC)是片上系統(tǒng)中非常重要的單元，它實現(xiàn)了模擬電路與數(shù)字電路之間的聯(lián)系。

流水線結(jié)構(gòu)模/數(shù)轉(zhuǎn)換器(Pipelined ADC)是一種研究和應(yīng)用非常廣泛的模/數(shù)轉(zhuǎn)換器，其結(jié)構(gòu)本身并非屬于基本模/數(shù)轉(zhuǎn)換器結(jié)構(gòu)，但在精度、速度及功耗方面相對于其他類型都有很大的改進，是高速高精度領(lǐng)域的主要應(yīng)用類型之一[1]。本文介紹了流水線A/D轉(zhuǎn)換器的基本原理，并構(gòu)造了一個三級流水線結(jié)構(gòu)的9位100 MSPS A/D轉(zhuǎn)換器(ADC)，采用Zarlink 0.6 μm互補雙極工藝模型對電路進行了模擬驗證。

1 三級流水線A/D轉(zhuǎn)換器電路設(shè)計

使用分級技術(shù)是解決高速高分辨率的一種方法?？梢允褂脙杉壔蚨嗉壐咚?、低分辨率子ADC組合起來，形成一個高速高分辨率的流水線ADC[2]。

1.1 三級流水線A/D轉(zhuǎn)換器工作原理

在基本A/D轉(zhuǎn)換結(jié)構(gòu)中，有些具備高速性能，有些具備高精度性能[3]，沒有能夠同時達到高速高精度的要求。流水線ADC的出現(xiàn)在一定程度上解決了這個難題。流水線結(jié)構(gòu)可以在采樣速度和轉(zhuǎn)換精度之間取得較好的平衡。圖1是三級流水線ADC的結(jié)構(gòu)。

圖1 三級流水線A/ D 轉(zhuǎn)換器結(jié)構(gòu)

由圖1可知，流水線結(jié)構(gòu)模/數(shù)轉(zhuǎn)換器主要是由采樣保持器、子ADC、子DAC及減法電路組成。輸入模擬信號首先送入第一個采保電路(TH1)，TH1的輸出信號輸出給第一個的子ADC(ADC1)和第二個采保電路(TH2)，ADC1 將輸入信號轉(zhuǎn)換得到高3位數(shù)字信號，該高3位數(shù)據(jù)通過DAC(DAC1)還原成模擬量，再將該模擬量和TH2的輸出一同輸入到減法電路，并將差值由放大器放大一定倍數(shù)，便得到第一級模擬余量信號。此模擬余量將作為第二級轉(zhuǎn)換電路的輸入信號[2]。重復(fù)上述步驟，得到次3位轉(zhuǎn)換數(shù)據(jù)，依此類推。

設(shè)輸入信號為Vin，Vin通過3位ADC產(chǎn)生的數(shù)字量為Dm，3位DAC輸出模擬量為Vout，則Vin，Dm和Vout的關(guān)系由式(1)、(2)決定。

Dm=int(23VREFVin)(1)

Vout=VREF23Dm≤Vin (2)

由式(2)可知，3位DAC還原得到的Vout小于等于輸入信號Vin，其差值就是包含低位數(shù)據(jù)位信息的模擬余量。為了使下一單元的ADC得到滿幅輸入，以降低對子ADC性能的要求，還需將此模擬余量乘以ADC量化單位的倒數(shù)，即將此模擬余量放大23倍后再送給下一級子轉(zhuǎn)換器。

1.2 采樣保持電路的設(shè)計與分析

圖2為全差分采樣保持電路(T/H電路)的半邊電路;圖3為該T/H電路控制時鐘信號。

圖2 全差分T/H電路的半邊電路

圖3 T/H電路控制時鐘信號的波形

當(dāng)PCLK和NCLK信號為低電平時，T/H電路工作在采樣模式，Q5，Q7導(dǎo)通，Q6，Q8截止，A節(jié)點電壓升高，B節(jié)點電壓降低，這時Q1~Q4均導(dǎo)通且工作在正向放大區(qū)，它們形成一個AB 類緩沖器驅(qū)動保持電容CH。該輸入電路結(jié)構(gòu)具有輸入偏置電流小、輸入阻抗高、交調(diào)失真小的特點。當(dāng)PCLK和NCLK信號為高電平時，T/H電路工作在保持模式，Q5，Q7截止，Q6，Q8導(dǎo)通，鉗位電路(CLAMP)開始作用，使A節(jié)點電壓鉗位在VCH-VthN，使B結(jié)點的電壓鉗位在VCH+VthP(VthN和VthP分別表示NPN管和PNP管的BE結(jié)導(dǎo)通電壓)，也使A，B兩節(jié)點呈現(xiàn)為低阻抗節(jié)點。此時Q1~Q4均截止，故而形成輸入信號與保持電容之間的二重隔離，消除保持模式的信號饋通。

RC和CH構(gòu)成一個低通濾波器，其截止頻率會隨負(fù)載而變化。為克服這一缺點，在輸出端設(shè)計一個輸出緩沖器。

采樣/保持電路的噪聲特性主要來自于Q1~Q4的基極寄生電阻熱噪聲以及它們的散粒噪聲和帶寬限制電阻RC熱噪聲[4]。電路設(shè)計時，選用大尺寸的器件來減小基極電阻Rb，使得基極寄生電阻熱噪聲最小化。將Q3，Q4偏置在較大的靜態(tài)電流來最小化它們的散粒噪聲，同時采樣模式動態(tài)特性也要求Q3，Q4有大的靜態(tài)電流，以減小VBE調(diào)制的影響。當(dāng)該T/H電路被偏置在大電流時，它將有大的帶寬，因此必須串聯(lián)電阻RC來限制帶寬以濾除高頻噪聲。大的偏置電流也要在功耗和性能之間進行折衷考慮。

1.3 子ADC的設(shè)計與分析

折疊型結(jié)構(gòu)有比較器數(shù)量少、芯片復(fù)雜程度低、功耗較小的特點[5]，具有較好的發(fā)展前景。將折疊結(jié)構(gòu)ADC應(yīng)用于流水線(Pipeline)技術(shù)中，構(gòu)成流水線折疊式ADC，則可以提高其工作速度。

折疊結(jié)構(gòu)ADC的比較器個數(shù)與其分辨率成線性比例關(guān)系。1個n位分辨率的折疊結(jié)構(gòu)ADC僅僅需要n個比較器[6-7]。這不僅減小了芯片面積，而且降低了功耗。折疊單元電路是折疊式ADC的核心模塊，其數(shù)學(xué)模型及波形模型如圖4所示。

圖4 折疊電路數(shù)學(xué)模型及波形模型

折疊單元電路工作原理如下:設(shè)折疊單元輸入電壓范圍為-VR～+VR，如圖4所示，輸入信號同時送給跟隨單元和比較器，跟隨單元實現(xiàn)的功能是使得其輸出端A，B分別跟隨Vin+，Vin-中較高者和較低者;平移單元將跟隨單元的輸出電壓進行平移，使其達到信號折疊的目的，如圖4所示。其輸出的電壓信號Vout+，Vout-作為下一級折疊單元的輸入信號。比較器輸出的是格雷碼數(shù)字輸出，由于ADC最終要實現(xiàn)二進制碼輸出，所以還需要在后續(xù)電路中實現(xiàn)格雷碼向二進制碼的轉(zhuǎn)換。

本文設(shè)計的A/D轉(zhuǎn)換器電路采用2級折疊結(jié)構(gòu)的子ADC，產(chǎn)生3位數(shù)字信號輸出。2組折疊單元具有相同的結(jié)構(gòu)，折疊單元接收差分模擬輸入信號，產(chǎn)生1位輸出數(shù)字信號，同時產(chǎn)生1對差分折疊模擬輸出信號輸出給下一級折疊單元。圖5給出了折疊單元的結(jié)構(gòu)原理，以及它的輸入/輸出波形。

圖5 折疊單元的結(jié)構(gòu)原理及輸入/輸出波形

模擬輸入電壓VINH，VINL驅(qū)動一對互補的射極跟隨器(折疊單元)，輸出一對折疊信號VXH，VXL。VXH，VXL分別跟隨VINH，VINL中電壓較高的一個和較低的一個，這樣就完成了輸入信號的折疊。信號的共模電平由平移單元調(diào)整，平移單元由平移電阻R1(R2)及跟隨器Q1(Q2)組成，最終得到輸出信號VOH，VOL。VINH，VINL還通過折疊單元放大后輸入預(yù)放大比較器產(chǎn)生格雷碼數(shù)字信號，并完成格雷碼二進制碼轉(zhuǎn)換。

A/D轉(zhuǎn)換器的子ADC實現(xiàn)模擬信號量化為格雷碼的同時，實現(xiàn)格雷碼向二進制碼的轉(zhuǎn)換，所以在轉(zhuǎn)換過程中模擬信號必須在格雷碼被鎖存之前全部被折疊單元處理完畢。這里的折疊單元都是以射極跟隨器為基礎(chǔ)構(gòu)成的，所以整個折疊轉(zhuǎn)化過程很快。由于折疊單元的增益為一，模擬信號通過跟隨器完成折疊之后振幅減半。

2 三級流水線A/D轉(zhuǎn)換器電路仿真與分析

該轉(zhuǎn)換器采用Zarlink 0.6 μm雙多晶互補雙極工藝實現(xiàn)。NPN管，PNP管特性頻率分別可以達到25 GHz和19 GHz，完全滿足電路性能要求。并使用Cadence Spectre 電路仿真軟件對電路進行仿真驗證。

經(jīng)Spectre仿真驗證，T/H電路在-40~+100 ℃內(nèi)均能正常工作。圖6是典型工藝條件下，輸入信號頻率為10 MHz、幅度為2 V時，采樣/保持電路的輸出波形。圖6中，在保持階段保持電壓的變化很小，其變化量不大于70 μV，故該電路完全滿足9位的精度要求。

圖7是采樣頻率為100 MHz，輸入信號在幅度為2.2 V、頻率為25 MHz情況下，對輸出信號做離散傅里葉變換(DFT)得到的頻譜圖。由圖可知，輸入信號頻率為25 MHz時無雜散動態(tài)范圍(SFDR)為97.84 dB，完全滿足設(shè)計要求。

圖6 采樣/保持電路的輸入輸出波形

圖7 采樣/保持電路的SFDR性能

圖8是9位100 MSPS三級流水線A/D轉(zhuǎn)換器整體電路圖，采樣時鐘CP頻率為100 MHz，輸入信號為一個上升的斜波的正弦波，峰峰值為2.2 V。圖9和圖10分別為A/D轉(zhuǎn)換器的瞬態(tài)仿真結(jié)果和動態(tài)仿真結(jié)果。

圖8 9位ADC整體電路圖

由仿真結(jié)果可以看出，電路具有良好的線性度，在整個輸入范圍內(nèi)鮮見誤碼。典型的DNL為0.7 LSB，INL為2.0 LSB，滿足電路設(shè)計要求。

3 結(jié) 語

本文設(shè)計了一個9位100 MHz低功耗流水線A/D轉(zhuǎn)換器電路。該A/D轉(zhuǎn)換器采用開環(huán)結(jié)構(gòu)的采樣保持電路提高了輸入帶寬，使用折疊結(jié)構(gòu)子ADC，簡化了電路結(jié)構(gòu)，減小了芯片面積和功耗。

該ADC有效輸入帶寬達到100MHz。在奈奎斯特頻率范圍內(nèi)，整個ADC的有效位數(shù)始終高于10位[8]。在100 MHz采樣頻率下，電路的功耗僅為650 mW。

圖9 9位流水線ADC瞬態(tài)仿真結(jié)果

圖10 動態(tài)仿真結(jié)果(5 MHz正弦波輸入)

參考文獻

[1]ABO A M， GARY P R .A 1.5 V， 10 bit， 14.3 MSPS CMOS pipeline analog-to-digital converter [J]. IEEE Journal of Solid-state Circuits， 1999， 34 (5): 599-608.

[2]洪岳煒，王百鳴.9位50 MSPS 流水線結(jié)構(gòu)A/D轉(zhuǎn)換器研究[J].微電子學(xué)，2008，38(5):622-624.

[3]胡智宏，江泳. 高性能A /D轉(zhuǎn)換器的應(yīng)用研究[J].現(xiàn)代電子技術(shù)，2008，31(16):25-27.

[4]PAUL R G， PAUL J H， STEPHEN H L， et al. Analysis and design of analog integrated circuits[M].[S.l.]: [s.n.]， 2001: 760 -766.

[5]MINB M， KIM P， BOISVERT D， et al. A 69 mW 10 bit 80 MSample/s pipelined CMOS ADC [J]. IEEE JSSC， 2003， 38(12): 2031-2039.

[6]MORELAND C. An 8-b 150-MSample/s serial ADC[M].[S.l.]: ISSCC Dig.， 1995.

[7]MURDEN F， GROSSER R. 12-b 50-MSample/s two-stage A/D converter[M]. [S.l.]: ISSCC Dig， 1995.

[8]鄭毅.A/D轉(zhuǎn)換器有效位數(shù)的測試[J].現(xiàn)代電子技術(shù)，2004，27(13):58-61.

[9]辛?xí)詫?，吳子?A/D轉(zhuǎn)換器CS5550與單片機的接口程序設(shè)計[J].電子設(shè)計工程，2010(1):49-51.

[10]曾博，楊志坤.基于0.35 μm工藝的Delta-Sigma ADC實現(xiàn)[J].電子設(shè)計工程，2010(2):115-117.