摘 要:介紹一種以數(shù)字正交上變頻芯片AD9957為核心器件，通過現(xiàn)場(chǎng)可編程門陣列(FPGA)對(duì)其進(jìn)行配置的多波形雷達(dá)信號(hào)產(chǎn)生器。該信號(hào)產(chǎn)生器通過計(jì)算機(jī)RS 232串口對(duì)AD9957的工作參數(shù)進(jìn)行設(shè)置，從而實(shí)時(shí)產(chǎn)生不同時(shí)寬和帶寬的線性調(diào)頻、非線性調(diào)頻信號(hào)和相位編碼等信號(hào)。該系統(tǒng)的軟件由Matlab和Quartus Ⅱ共同開發(fā)，不僅用戶界面友好，而且便于維護(hù)和復(fù)雜功能的擴(kuò)充，具有較強(qiáng)的可移植性。實(shí)驗(yàn)結(jié)果表明，該系統(tǒng)完全達(dá)到了設(shè)計(jì)要求，性能優(yōu)良。

關(guān)鍵詞:數(shù)字正交上變頻; 現(xiàn)場(chǎng)可編程門陣列; AD9957; 雷達(dá)信號(hào)產(chǎn)生器

中圖分類號(hào):TN95 文獻(xiàn)標(biāo)識(shí)碼:A

文章編號(hào):1004-373X(2010)13-0039-03

Multi-waveform Radar Signal Generator Based on AD9957

CAO Yi， ZHANG Chun-rong， LI Hui

(Xi’an Electronic Engineering Research Institute， Xi’an 710100， China)

Abstract: A multi-waveform radar signal generator is introduced， which uses AD9957 as the core device and is based on RS 232 serial port， FPGA and DDS technology. The generator can generate different bandwidth signals such as linear frequency modulation signal (LFM)， nonlinear frequency modulation signal(NLFM)， and phase encoding signal in real-time. The system software is developed on the platform of Matlab and Quartus Ⅱ. The user interface is friendly， the system is facile to maintain and expand the complex function. The experimental results show that the system can meet the design requirements.

Keywords: quadrature digital up-conversion; FPGA; AD9957; radar signal generator

0 引 言

自1971年J.Tierney和C.M.Tader 等人首次提出了DDS的概念[1]，作為一種先進(jìn)的信號(hào)產(chǎn)生技術(shù)，經(jīng)過近40年的發(fā)展已經(jīng)廣泛應(yīng)用于信號(hào)源儀器、測(cè)量分析儀器、通訊、數(shù)字信號(hào)處理、工業(yè)控制，軟件無線電等領(lǐng)域。目前國(guó)內(nèi)外有關(guān)雷達(dá)信號(hào)產(chǎn)生研究的報(bào)道很多，國(guó)外的研究做得比較全面:多采用軟硬件相結(jié)合的設(shè)計(jì)方式，系統(tǒng)靈活，并滿足信號(hào)實(shí)時(shí)輸出的要求[2];設(shè)計(jì)上采用微處理器和DSP技術(shù)提高了系統(tǒng)的性能;采用工業(yè)標(biāo)準(zhǔn)的總線結(jié)構(gòu)以及模塊化設(shè)計(jì)使系統(tǒng)具有良好的通用性、兼容性和可擴(kuò)充性。

本文討論的基于AD9957的多波形雷達(dá)信號(hào)產(chǎn)生器實(shí)現(xiàn)方案，融合了RS 232串口通信、FPGA和DDS等多種技術(shù)，具有數(shù)字化、多功能和可編程的特點(diǎn)，并在模塊化設(shè)計(jì)方面做了一些探索和嘗試性研究。

1 整體方案設(shè)計(jì)

圖1為多波形雷達(dá)信號(hào)產(chǎn)生器的總體結(jié)構(gòu)框圖。系統(tǒng)主要由PC軟件，波形控制和波形產(chǎn)生三部分構(gòu)成。圖1中各部分電路簡(jiǎn)介如下。

(1) PC軟件編程。應(yīng)用VC編寫人機(jī)交互界面，并用其調(diào)用Matlab產(chǎn)生的數(shù)據(jù)。

圖1 多波形雷達(dá)信號(hào)產(chǎn)生器的總體結(jié)構(gòu)框圖

(2) 復(fù)位電路。波形產(chǎn)生器的上電復(fù)位或手動(dòng)復(fù)位電路，對(duì)波形產(chǎn)生器進(jìn)行上電初始化或手動(dòng)初始化。

(3) 波形數(shù)據(jù)庫(kù)內(nèi)存 RAM。波形數(shù)據(jù)庫(kù)內(nèi)存存儲(chǔ)項(xiàng)目要求的所有波形數(shù)據(jù)，為波形發(fā)生器提供需要的波形數(shù)據(jù)。

(4) UART收發(fā)器。完成PC與FPGA之間的通信。

(5) 電源電路。為波形產(chǎn)生器、波形控制模塊提供需要的電源。

(6) 波形控制模塊。波形控制模塊接收從接口電路輸入的控制信號(hào)，按照系統(tǒng)的要求，完成對(duì)波形發(fā)生器的波形數(shù)據(jù)配置，輸出需要的波形信號(hào)。

(7) 波形發(fā)生器。波形發(fā)生器是信號(hào)產(chǎn)生器的波形信號(hào)源。

(8) FPGA 器件配置與編程電路。FPGA 器件配置與編程完成對(duì)FPGA器件的數(shù)據(jù)編程與配置。

(9) 時(shí)鐘電路。為波形產(chǎn)生器和FPGA提供工作時(shí)鐘。

2 主要功能模塊介紹

2.1 數(shù)字正交上變頻芯片AD9957介紹

AD9957是美國(guó)AD公司(Analog Devices Inc.)生產(chǎn)的具有18位I，Q數(shù)據(jù)和通路，內(nèi)置14位數(shù)/模轉(zhuǎn)換器的數(shù)字正交上變頻集成電路。AD9957具有32位相位累加器;內(nèi)置1 024×32 b RAM，可實(shí)現(xiàn)內(nèi)部調(diào)制功能;內(nèi)部采用18 V和33 V供電，超低功耗;內(nèi)置的低噪聲參考時(shí)鐘倍頻器允許用低成本、低頻外部時(shí)鐘作為系統(tǒng)時(shí)鐘，同時(shí)仍可提供優(yōu)良的動(dòng)態(tài)性能。AD9957有3種工作模式:正交調(diào)制模式、單頻輸出模式、插值DAC模式。

2.2 UART收發(fā)器設(shè)計(jì)

本文中PC與FPGA內(nèi)部RAM間的通信是通過UART收發(fā)器完成的[5]。圖2為通過FPGA設(shè)計(jì)的UART收發(fā)器的頂層原理圖，主要由uartrx(接收模塊)和uarttx(發(fā)射模塊)兩部分構(gòu)成。在完成數(shù)據(jù)傳輸?shù)耐瑫r(shí)還可以通過集成到Matlab人機(jī)界面中的串口調(diào)試程序查看FPGA接收到的數(shù)據(jù)的正確性，可以簡(jiǎn)化程序調(diào)試過程。

圖2 UART收發(fā)器

2.3 波形控制模塊

目前波形控制器通常采用單片機(jī)、現(xiàn)場(chǎng)可編程門陣列器件和DSP三種方法來實(shí)現(xiàn)。基于系統(tǒng)時(shí)序控制要求、電路改動(dòng)與運(yùn)行可靠性、開發(fā)成本及周期等多個(gè)方面綜合考慮，在設(shè)計(jì)中選擇FPGA來實(shí)現(xiàn)波形控制電路[6]。FPGA不僅可以解決電子系統(tǒng)小型化、低功耗、高可靠性等問題，而且其開發(fā)周期短、開發(fā)軟件投入少、可重復(fù)編程使用。圖3為AD9957的波形控制模塊。其中M1和M0是模式控制碼，F(xiàn)[2..0]是工作區(qū)選擇碼，S_CLK為串口時(shí)鐘，S_DATA為串口數(shù)據(jù)。圖4為AD9957控制模塊仿真時(shí)序圖，從圖中可以看出S_DATA和S_CLK是一一對(duì)應(yīng)的。

圖3 AD9957波形控制模塊

圖4 AD9957控制模塊仿真時(shí)序圖

3 軟件模塊化設(shè)計(jì)

3.1 設(shè)計(jì)流程

圖5所示為目前大多采用的DDS設(shè)計(jì)流程[7]，首先要根據(jù)系統(tǒng)要求進(jìn)行波形數(shù)據(jù)設(shè)計(jì)，并將其以某種格式儲(chǔ)存成文件，隨后用FPGA設(shè)計(jì)軟件(Quartus等)進(jìn)行RAM設(shè)計(jì)，RAM的對(duì)應(yīng)數(shù)據(jù)指定為設(shè)計(jì)的波形數(shù)據(jù)文件[8]，最后利用邏輯將數(shù)據(jù)配置到DDS中。如若需要修改波形數(shù)據(jù)，就需要將上述步驟進(jìn)行一次，如若多次修改，是比較繁瑣的。

圖5 目前DDS設(shè)計(jì)中大多采用的設(shè)計(jì)流程

圖6所示為本設(shè)計(jì)中采用的基帶波形數(shù)據(jù)產(chǎn)生流程，通過在軟件界面中輸入波形參數(shù)，采樣率等數(shù)據(jù)，通過軟件算法，產(chǎn)生數(shù)據(jù)并將據(jù)送入FPGA內(nèi)置的RAM中，在FPGA 輸入控制信號(hào)的控制下，將采樣數(shù)據(jù)送入DDS芯片中。

圖6 本設(shè)計(jì)采用的基帶波形數(shù)據(jù)產(chǎn)生流程

3.2 PC軟件

PC機(jī)應(yīng)用軟件完成所有與波形數(shù)據(jù)相關(guān)的運(yùn)算以及與硬件的數(shù)據(jù)通信功能，如圖7所示為基于Matlab GUI的應(yīng)用軟件界面界面部分[9-10]，其包含以下一些功能:

(1) 波形數(shù)據(jù)的產(chǎn)生。對(duì)指定的波形形式、脈寬、帶寬等參數(shù)的信號(hào)進(jìn)行仿真，包括時(shí)域波形數(shù)據(jù)的運(yùn)算和頻譜分析、顯示，并保存數(shù)據(jù)。目前可生成LFM，NFLM，相位編碼和三角波的信號(hào)形式，如需要可添加任意波形。

(2) 計(jì)算機(jī)數(shù)據(jù)通信。通過計(jì)算機(jī)串行口連接系統(tǒng)主板以實(shí)現(xiàn)基于RS 232接口的異步串行數(shù)據(jù)通信，接口簡(jiǎn)單，配置方便。目的是實(shí)現(xiàn)所需波形數(shù)據(jù)由計(jì)算機(jī)到波形產(chǎn)生硬件存儲(chǔ)器的下載、校驗(yàn)。

(3) 用戶軟件界面。該界面可完成波形選擇;時(shí)寬、帶寬、采樣率、中頻頻率設(shè)定;信號(hào)時(shí)域波形、頻率-時(shí)間關(guān)系顯示;基帶采樣數(shù)據(jù)生成、下載等功能。

(4) 可移植性?；贛atlab編譯的人機(jī)界面的M文件可經(jīng)Matlab編譯器(compiler)轉(zhuǎn)換為C或C++等不同類型的源代碼，并再次基礎(chǔ)上根據(jù)需要生成可獨(dú)立運(yùn)行的應(yīng)用程序文件，不需要Matlab環(huán)境的支持，大大擴(kuò)展了程序的應(yīng)用范圍。同時(shí)對(duì)M文件編譯后，運(yùn)行速度大大提高。

圖7 基于Matlab基帶信號(hào)產(chǎn)生器軟件界面

4 實(shí)驗(yàn)結(jié)果

圖8為AD9957工作在單頻輸出模式下，系統(tǒng)時(shí)鐘1 GHz，0 dBm，輸出185 MHz點(diǎn)頻頻譜，其雜散優(yōu)于-70 dBc。 圖9為AD9957工作在正交調(diào)制模式下，帶寬10 MHz，時(shí)寬20 μs非線型調(diào)頻信號(hào)頻譜。由于篇幅所限，線性調(diào)頻、相位編碼等信號(hào)不在此一一列出。

圖8 185 MHz點(diǎn)頻頻譜

圖9 帶寬10 MHz非線型調(diào)頻頻譜

5 結(jié) 語

該設(shè)計(jì)主要討論一種基于DDS的雷達(dá)信號(hào)的實(shí)現(xiàn)方法，系統(tǒng)設(shè)計(jì)中將軟件與硬件相結(jié)合，操作簡(jiǎn)便、靈活，并使軟件具有一定的可移植性。Matlab的編程界面使得操作者能夠方便快捷地修改數(shù)據(jù)。實(shí)驗(yàn)結(jié)果證明了基于AD9957的多波形雷達(dá)信號(hào)產(chǎn)生器實(shí)現(xiàn)方法的正確性。由于異步通信數(shù)據(jù)傳輸?shù)牡退俾屎虵PGA內(nèi)置ROM容量的有限性，因此如果在PC與RAM間要求更高速度的數(shù)據(jù)傳輸，可以考慮換用PCI總線或計(jì)算機(jī)網(wǎng)口傳輸;當(dāng)需要大時(shí)寬信號(hào)或采樣數(shù)據(jù)量很大，超出單片F(xiàn)PGA內(nèi)部存儲(chǔ)器容量，可換用大容量的芯片或外加存儲(chǔ)設(shè)備。

參考文獻(xiàn)

[1]TIERNEY J， RADER C， GOLD B. A digital frequency synthesi-zer[J]. IEEE Trans. Audio Elect. Roacoust， 1971，54 (19): 48-56.

[2]YU Xue-feng， DAI F F， IRWIN J D， et al. 12 GHz 1.9 W direct digital synthesizer MMIC implemented in 0.18 μm SiGe BiCMOS technology[ J] . IEEE Solid-State Circuits，2008，43(6):1 412-1 418.

[3]張春榮.某雷達(dá)頻率綜合器設(shè)計(jì)報(bào)告[R].西安:西安電子工程研究，2006.

[4]席安安，張春榮.DDS在復(fù)雜信號(hào)產(chǎn)生中的應(yīng)用研究報(bào)告[R].西安:西安電子工程研究所，2007.

[5]劉福奇，劉波.Verilog HDL應(yīng)用程序設(shè)計(jì)實(shí)例精講[M].北京:電子工業(yè)出版社，2009.

[6]史興海，陳殿仁，趙爽，等.基于FPGA的高速DDS設(shè)計(jì)與仿真[J].長(zhǎng)春理工大學(xué)學(xué)報(bào)，2009(1):85-87，164.

[7]周美麗，劉生春，白宗文.基于AD9957的雙通道高速數(shù)字調(diào)制信號(hào)源設(shè)計(jì)[J].國(guó)外電子元器件，2007，15(7):39-41.

[8]于長(zhǎng)軍，龔勉.基于AD9957的三通道中頻模擬信號(hào)源[J].雷達(dá)科學(xué)與技術(shù)，2009，8(4):301-304.

[9]陳超.Matlab 2008應(yīng)用程序接口編程技術(shù)[M].北京:電子工業(yè)出版社，2009.

[10]羅華飛.Matlab GUI設(shè)計(jì)學(xué)習(xí)手記[M].北京:北京航空航天大學(xué)出版社，2009.