周渝斌

（上海工程技術(shù)大學(xué) 機(jī)械工程學(xué)院，上海 201620）

數(shù)字圖像穩(wěn)定是圖像序列處理中得一項(xiàng)重要的前處理步驟。早期的方法是對(duì)攝像機(jī)本身的機(jī)械和光路進(jìn)行穩(wěn)定，隨著數(shù)字技術(shù)的發(fā)展，可以對(duì)采集到的圖像進(jìn)行處理，使圖像在顯示器上能夠穩(wěn)定地顯示[1-3]，同時(shí)也為了更好地為后續(xù)處理提供穩(wěn)定的圖像序列，如圖像拼接、圖像增強(qiáng)、信息融合、目標(biāo)追蹤、目標(biāo)識(shí)別等各種圖像處理技術(shù)的綜合運(yùn)用。在實(shí)現(xiàn)實(shí)時(shí)圖像穩(wěn)定系統(tǒng)方面，由于圖像計(jì)算量大，必須選用高性能數(shù)字信號(hào)處理器。目前實(shí)現(xiàn)實(shí)時(shí)圖像處理的主要方式有 4 種：1）基于通用 PC 機(jī)[4]；2）基于通用 DSP[5-7]；3）基于專用或多 DSP[8-10]；4）基于可編程 FPGA 或 DSP+FPGA[11-14]。 在通用PC機(jī)上可方便地進(jìn)行各種圖像算法的仿真試驗(yàn)，但是這種方法只能在實(shí)驗(yàn)室進(jìn)行，難以現(xiàn)場(chǎng)應(yīng)用。其中基于通用DSP這種方案的優(yōu)點(diǎn)在于，價(jià)格便宜、資料豐富、開發(fā)相對(duì)簡(jiǎn)單，并且處理速度也隨著器件性能提高，已經(jīng)能滿足圖像穩(wěn)定所需要的實(shí)時(shí)處理，形成脫機(jī)系統(tǒng)。針對(duì)實(shí)時(shí)數(shù)字圖像穩(wěn)定處理，介紹一種采用高性能系列的DSP C6416，開發(fā)出一套數(shù)字圖像處理系統(tǒng)。該系統(tǒng)采用雙口RAM作為高速數(shù)據(jù)輸入輸出緩沖通道，由CPLD進(jìn)行系統(tǒng)的邏輯控制，DSP的EDMA完成數(shù)據(jù)的片內(nèi)片外傳送，通過(guò)配置和軟件優(yōu)化，最終完成了系統(tǒng)的高度實(shí)時(shí)運(yùn)行。

1 穩(wěn)像方法和步驟

數(shù)字圖像穩(wěn)定處理過(guò)程主要由3部分組成：運(yùn)動(dòng)矢量估計(jì)模塊（ME），運(yùn)動(dòng)矢量補(bǔ)償模塊（MC）和圖像序列合成模塊（IC）。通過(guò)ME模塊找到幀間運(yùn)動(dòng)偏移，由MC模塊進(jìn)行圖像拼接完成運(yùn)動(dòng)補(bǔ)償，最后經(jīng)IC模塊進(jìn)行圖像剪裁輸出。

運(yùn)動(dòng)矢量估計(jì)模塊中，通過(guò)比較當(dāng)前圖像和參考圖像中相同的部分，找到兩幀圖像間的偏移量，即運(yùn)動(dòng)矢量，廣泛應(yīng)用于視頻處理與編碼[15]，如圖1所示。

圖1 幀間的運(yùn)動(dòng)估計(jì)

圖1中用實(shí)線所畫的方框表示匹配塊，虛線所畫的方框表示搜索窗。假定第k幀為當(dāng)前幀，為了計(jì)算第k幀相對(duì)于第k-n幀的運(yùn)動(dòng)偏移量，在第k-n幀的中心位置選擇一個(gè)N×N像素大小的匹配塊，同時(shí)在第k幀上選擇一個(gè)M×M（M＞N）大小的搜索窗，搜索窗的中心位置與第k幀的匹配塊中心位置重合，通過(guò)用式（1）比較兩幅圖像間所有相應(yīng)像素間絕對(duì)差的累和 VSAD（Sum of Absolute Difference），在搜索窗內(nèi)找出和匹配塊圖像最匹配的位置，即VSAD最小值的位置。該匹配位置坐標(biāo)和搜索窗中心點(diǎn)坐標(biāo)的相對(duì)位置（Δx，Δy），即為兩幀圖像的偏移運(yùn)動(dòng)矢量。

式中，Ii，j和 I’i，j分別為參考圖像和當(dāng)前圖像（i，j）位置的像素強(qiáng)度。

獲得的圖像序列之間的運(yùn)動(dòng)矢量參數(shù)后，糾正當(dāng)前圖像，使其恢復(fù)到正確的位置，獲得相對(duì)穩(wěn)定的圖像序列，然后送到相應(yīng)的顯示裝置或存儲(chǔ)介質(zhì)。

2 穩(wěn)像系統(tǒng)的方案設(shè)計(jì)

TMS320C6416是TI公司最新推出的高性能DSP，該器件擁有8個(gè)并行處理單元，工作頻率為600 Hz，最高處理速度可達(dá)4 800 M/s（MFLOPS）。采用類似RISC的超常指令字（VLIW）結(jié)構(gòu)，在最好的情況下，TMS320 C64X系列的DSP在一個(gè)指令周期可同時(shí)執(zhí)行8條32位有效指令，因此可以達(dá)到極高的處理性能。

2.1 系統(tǒng)組成

為適合高速圖像采集與處理，采用CPLD+DSP的應(yīng)用方案[10－14]，由于DSP只專注數(shù)據(jù)處理，但缺乏控制能力，利用高速邏輯器件CPLD配合DSP完成實(shí)時(shí)任務(wù)控制與處理，是系統(tǒng)的最佳組合。經(jīng)過(guò)比較，選用XC95144XL作為CPLD控制器，主處理DSP TMS320C6416系列器件進(jìn)行圖像處理計(jì)算。該系統(tǒng)結(jié)構(gòu)如圖2所示。

圖2 穩(wěn)像系統(tǒng)結(jié)構(gòu)圖

該系統(tǒng)輸入輸出都為標(biāo)準(zhǔn)模擬視頻信號(hào)，設(shè)計(jì)采集圖像大小為512×512像素，速度為30～60幀/s的實(shí)時(shí)采集。攝像頭輸入模擬視頻信號(hào)后，經(jīng)過(guò)SAA7110進(jìn)行A/D轉(zhuǎn)換和信號(hào)分離后，進(jìn)入輸入端高速數(shù)據(jù)緩沖區(qū)。輸出端緩存中的數(shù)據(jù)，通過(guò)BT121進(jìn)行D/A轉(zhuǎn)換后，合成為標(biāo)準(zhǔn)模擬視頻信號(hào)，可直接送監(jiān)視器顯示。用邏輯器件CPLD控制系統(tǒng)的工作時(shí)序。為適應(yīng)高速數(shù)據(jù)吞吐，輸入輸出緩沖存儲(chǔ)器選用了雙端口RAM。

2.2 CPLD控制

系統(tǒng)的邏輯控制器是100引腳的XC95144，其主要工作是控制輸入/輸出幀存，以便DSP將存在其中的處理好的圖像數(shù)據(jù)讀出，并在同步控制信號(hào)和消隱信號(hào)的協(xié)同下形成標(biāo)準(zhǔn)視頻輸出信號(hào)，送到監(jiān)視器顯示。圖3給出了邏輯控制的原理框圖。

圖3 CPLD系統(tǒng)邏輯控制原理

CPLD的邏輯控制的工作包括：1）根據(jù)SAA7110分離出的同步信號(hào)，經(jīng)過(guò)邏輯判斷后，給出BT121需要的同步信號(hào)；2）由于SAA7110輸出的LLC2時(shí)鐘與采樣時(shí)鐘、輸出時(shí)鐘是同步的，因而以LLC2作為采樣數(shù)據(jù)存儲(chǔ)和同步控制子系統(tǒng)的時(shí)鐘，CPLD內(nèi)部計(jì)數(shù)器進(jìn)行數(shù)據(jù)采樣計(jì)數(shù)，產(chǎn)生偏移地址，以控制輸入/輸出緩沖讀寫數(shù)據(jù)，使用LLC2時(shí)鐘也避免了使用外部時(shí)鐘需要解決的信號(hào)相互間的同步和鎖相；3）計(jì)數(shù)器產(chǎn)生控制中斷，通知DSP啟動(dòng)數(shù)據(jù)讀/寫EDMA通道和進(jìn)行數(shù)據(jù)轉(zhuǎn)移；4）低位地址A0和A1進(jìn)行譯碼產(chǎn)生Bank Enable信號(hào)，送到雙口RAM以進(jìn)行數(shù)據(jù)位選通。由于輸入/輸出緩存具有對(duì)稱的硬件結(jié)構(gòu)，所以XC95144在進(jìn)行地址計(jì)數(shù)時(shí)，產(chǎn)生兩套相同Bank信號(hào)和地址偏移，供輸入和輸出雙口RAM。

3 數(shù)字圖像數(shù)據(jù)的采集與輸出

3.1 數(shù)據(jù)采集

系統(tǒng)的設(shè)計(jì)視頻信號(hào)采集能力是從CCD獲得模擬視頻信號(hào)中采集到512×512大小的數(shù)字圖像，并通過(guò)幀緩存——異步靜態(tài)雙端口存儲(chǔ)器（dual－port RAM），經(jīng)DSP的EDMA通道送到 中。采集模塊的結(jié)構(gòu)如圖 所示。

圖4 視頻數(shù)據(jù)采集原理

SAA7110的初始化通過(guò)I2C總線對(duì)其內(nèi)部控制寄存器進(jìn)行相應(yīng)設(shè)置而實(shí)現(xiàn)，該系統(tǒng)將DSP上的McBSP（多通道緩沖串口）的兩個(gè)引腳與SCL和SDA相連，將McBSP的引腳配置成通用I/O口，這樣就能通過(guò)編寫DSP程序，在上電時(shí)通過(guò)DSP的多通道緩沖串口配置SAA7110。

3.2 數(shù)據(jù)位拼接

由于SAA7110和BT121都是8 bit精度器件，而雙口RAM的每邊都是36 bit精度的存儲(chǔ)器，但雙口RAM的4個(gè)BANK通道，每個(gè)BANK各9 bit，共36 bit數(shù)據(jù)，可通過(guò)BE0～BE3信號(hào)選通，因此只有將SAA7110和BT121的8 bit數(shù)據(jù)進(jìn)行拼接后才能送到雙口RAM。由于雙口RAM的每個(gè)BANK都是 9 bit，SAA7110和 BT121的 8 bit數(shù)據(jù)總線接在每個(gè)BANK的低8 bit，忽略最高位第9位，直接地，形成8 bit的數(shù)據(jù)精度，完成不同數(shù)據(jù)精度位器件間的握手。

3.3 數(shù)據(jù)輸出

處理完的圖像數(shù)據(jù)，經(jīng)D/A轉(zhuǎn)換器BT121進(jìn)行數(shù)模轉(zhuǎn)換后，送到顯示器，這個(gè)過(guò)程必須在嚴(yán)格的同步時(shí)鐘控制下進(jìn)行。SAA7110給出的同步信號(hào)包括水平同步、垂直同步、奇偶場(chǎng)和采樣時(shí)鐘，而BT121的同步信號(hào)只有空白信號(hào)（BLANK）、合成信號(hào)（SYNC）和轉(zhuǎn)換時(shí)鐘。當(dāng)BLANK信號(hào)為1時(shí)，BT121才進(jìn)行D/A轉(zhuǎn)換，SYNC信號(hào)為1時(shí)才打開D/A通道。所以，2個(gè)器件間的同步信號(hào)不能直接握手，必須經(jīng)過(guò)一定的邏輯轉(zhuǎn)換。SAA7110的同步信號(hào)引腳接到CPLD，由CPLD經(jīng)過(guò)一定的邏輯運(yùn)算后，送出符合BT121同步要求的信號(hào)。

4 系統(tǒng)工作方法和優(yōu)化配置

4.1 系統(tǒng)工作方式

系統(tǒng)上電后，DSP從Flash讀入1 K大小的程序數(shù)據(jù)，該引導(dǎo)程序繼續(xù)將其他主程序調(diào)入SDRAM中，在以后的運(yùn)行過(guò)程中，DSP自動(dòng)將運(yùn)行所需程序從SDRAM裝入片內(nèi)存儲(chǔ)器。同時(shí)89C51單片機(jī)對(duì)SAA7110進(jìn)行初始化。當(dāng)DSP準(zhǔn)備就緒后，通知CPLD開始控制向輸入端雙端口RAM寫入由SAA7110采集的視頻圖像數(shù)據(jù)。輸入緩存的存儲(chǔ)空間分為奇、偶場(chǎng)空間，寫滿一場(chǎng)后向DSP發(fā)送中斷信號(hào)，DSP收到該中斷信號(hào)后以EDMA方式將數(shù)據(jù)讀入SDRAM等待處理。在DSP讀走和處理該部分?jǐn)?shù)據(jù)時(shí)，CPLD繼續(xù)控制向輸入緩存的另一部分空間寫入下一場(chǎng)采樣數(shù)據(jù)。當(dāng)DSP處理完上一場(chǎng)數(shù)據(jù)后，等待下一場(chǎng)視頻數(shù)據(jù)的寫滿信號(hào)。采用雙端口RAM作為系統(tǒng)的輸入輸出緩存，有效地避免了讀寫訪問沖突和系統(tǒng)總線的沖突，極大提高了系統(tǒng)的執(zhí)行效率。

4.2 配置L2 Cache和Memory的比例

由于片內(nèi)RAM與CPU工作在同一時(shí)鐘頻率，比片外RAM性能高得多。C64的兩級(jí)緩存機(jī)構(gòu)工作特點(diǎn)為：片內(nèi)分為兩級(jí)存儲(chǔ)結(jié)構(gòu)（L1和L2），L1不能設(shè)置為映射寄存器。L1又分為L(zhǎng)1P和L1D，L1D指的是第1級(jí)的數(shù)據(jù)緩沖，為128 K字節(jié)的兩路成組相連結(jié)構(gòu)緩存。 是第 級(jí)片內(nèi)緩存，大小為1 024 K（可同時(shí)存儲(chǔ)程序和數(shù)據(jù)）。L1P和L1D都可以對(duì)L2進(jìn)行存取，當(dāng)L1D或L1P中沒有運(yùn)行所需要的數(shù)據(jù)時(shí)（即產(chǎn)生cache miss時(shí)），首先向L2發(fā)出申請(qǐng)，當(dāng)L2中也發(fā)生cache miss時(shí)，將申請(qǐng)轉(zhuǎn)發(fā)給EDMA。申請(qǐng)的轉(zhuǎn)發(fā)將嚴(yán)重影響系統(tǒng)運(yùn)行效率。所以根據(jù)算法數(shù)據(jù)流特性配置好兩極緩存的大小，預(yù)先將待處理的數(shù)據(jù)讀入，降低cache miss的次數(shù)以提高系統(tǒng)實(shí)時(shí)性。

以塊匹配運(yùn)動(dòng)估計(jì)為例，匹配塊32×32 pixel＝1 K字節(jié)，加上旋轉(zhuǎn)角度范圍：±7°，步長(zhǎng)為 0.2°，共產(chǎn)生70個(gè)旋轉(zhuǎn) 1 K的小圖像；搜索窗為 96×96 pixel＝9 K字節(jié)，共 10 K字節(jié)，所有待進(jìn)行運(yùn)動(dòng)估計(jì)的圖像數(shù)據(jù)為80 K，完全可以讀入L2Cache。這些數(shù)據(jù)可以用QDMA將數(shù)據(jù)全部讀入片內(nèi)L2。而這些數(shù)據(jù)是從一幀完整的圖像中“扣出”的，所以搬移方式采用2D－1D的方式，QDMA支持這種高效的數(shù)據(jù)傳輸能方法。

4.3 基于EDMA加快數(shù)據(jù)傳輸

當(dāng)使用雙緩沖結(jié)構(gòu)的時(shí)候，EDMA是另一種去除多余CPU開銷的重要機(jī)制。利用EDMA，可實(shí)現(xiàn)片內(nèi)存儲(chǔ)器（L2 SRAM）、片內(nèi)外設(shè)，以及外部空間之間的數(shù)據(jù)轉(zhuǎn)移。合理利用EDMA，還可以提高程序性能，由于圖像處理中的數(shù)據(jù)對(duì)象通常以8 bit為一單位，利用DMA的數(shù)據(jù)交織功能把來(lái)自圖像不同區(qū)域的4個(gè)數(shù)據(jù)并接為一個(gè)32位數(shù)據(jù)，大幅度地提高效率。

系統(tǒng)采用“乒乓”結(jié)構(gòu)的數(shù)據(jù)交換，所以奇場(chǎng)和偶場(chǎng)的起始信號(hào)觸發(fā)EDMA通道中斷，雖然傳送數(shù)據(jù)的源地址相同，但目的地址卻不同。而C64的EDMA控制器提供了一種稱為連接（linking）的傳輸機(jī)制，可以將不同的傳輸參數(shù)組連接起來(lái)，組成一個(gè)傳輸鏈，為同一通道服務(wù)。在鏈中，一個(gè)傳輸結(jié)束后，自動(dòng)裝載下一次傳輸所需要的事件參數(shù)。根據(jù)這個(gè)特點(diǎn)，為每個(gè)EDMA通道配置兩組參數(shù)，用連接的方式完成"乒乓"結(jié)構(gòu)的數(shù)據(jù)讀寫。

5 算法程序優(yōu)化

由于圖像處理的數(shù)據(jù)量大，數(shù)據(jù)處理相關(guān)性高，并且具有嚴(yán)格的幀、場(chǎng)時(shí)間限制，因此如何針對(duì)圖像處理的特點(diǎn)對(duì)DSP進(jìn)行優(yōu)化編程，充分發(fā)揮其性能就成為提高整個(gè)系統(tǒng)性能的關(guān)鍵[16－18]。主要在下面方面的優(yōu)化方法提高C代碼的性能：

1）使用內(nèi)聯(lián)函數(shù) C6000編譯器提供的內(nèi)聯(lián)函數(shù)（intrinsic functions）。內(nèi)聯(lián)函數(shù)是直接映射為內(nèi)聯(lián)的C6000指令的特殊函數(shù)，可以快速優(yōu)化C代碼。

2）使用字訪問短型數(shù)據(jù) C6000的內(nèi)聯(lián)函數(shù)中的某些指令，如_add2（）是對(duì)存儲(chǔ)在32位寄存器的高16位和低16位字段進(jìn)行操作。當(dāng)對(duì)一連串短型數(shù)據(jù)進(jìn)行操作時(shí)，可使用字（整型）一次訪問2個(gè)短型數(shù)據(jù)，減少對(duì)內(nèi)存的訪問次數(shù)。

3）人工干預(yù)軟件流水 流水是用來(lái)安排循環(huán)指令，并使這個(gè)循環(huán)的多次疊代并行執(zhí)行的一種技術(shù)，通過(guò)線性匯編指令，并行處理數(shù)據(jù)處理指令[17－18]。

通過(guò)以上3種方法優(yōu)化，程序執(zhí)行效率提高70%以上，表1中列出各種算法速度做50次運(yùn)算的平均值。

表1 優(yōu)化前后的運(yùn)行速度對(duì)比（幀/s）

實(shí)際上，在程序優(yōu)化方面，還有很多的工作可作。另外，本實(shí)驗(yàn)室前期開發(fā)的基于TMS320C6711型DSP的圖像開發(fā)板，工作頻率在200 MHz，優(yōu)化后對(duì)256×256大小的圖像進(jìn)行10～13幀/s的圖像穩(wěn)定，尚不能達(dá)到實(shí)時(shí)。而基于TMS320C6416的處理板，不優(yōu)化就能達(dá)到18～22幀/s的處理速度，經(jīng)過(guò)簡(jiǎn)單優(yōu)化后，如提前進(jìn)行圖像塊旋轉(zhuǎn)并讀入片內(nèi)，展開循環(huán)，就能達(dá)到30幀/s的實(shí)時(shí)處理?，F(xiàn)已移植的算法包括：基于快速搜索的塊匹配法、灰度級(jí)分層法、邊緣匹配法，各種算法都完全能夠進(jìn)行實(shí)時(shí)運(yùn)行。

6 結(jié) 論

該系統(tǒng)通過(guò)選用CPLD+DSP，既能保證系統(tǒng)的執(zhí)行速度，也能保證可靠的邏輯控制。該系統(tǒng)實(shí)現(xiàn)一個(gè)比較完整的圖像采集、傳輸、處理和送顯的硬件實(shí)驗(yàn)系統(tǒng)，由CPLD對(duì)系統(tǒng)的運(yùn)行邏輯進(jìn)行控制，通過(guò)對(duì)編寫在DSP上運(yùn)行的圖像處理程序進(jìn)行優(yōu)化后，能夠?qū)崿F(xiàn)大小為512×512像素圖像的實(shí)時(shí)穩(wěn)定。該穩(wěn)像系統(tǒng)作為一個(gè)獨(dú)立的圖像處理系統(tǒng)，可完成多方面的圖像處理功能，也為其他基于DSP的圖像處理平臺(tái)的設(shè)計(jì)提供了參考。

[1]Haruhisa O，Manabu H，Kazuhiko S，et al.Optimum selection algorithm of motion estimation blocks for fast and robust digital image stabilization[C].Proc.IEEE International Conference on Consumer Electronics， Los Angeles，CA，USA，June 2003:396－397.

[2]Kim P.Image sequence stabilization scheme using FIR filtering.international journal of control[J].Automation and Systems，2003，1（4）： 515－519.

[3]Carmona C.Vegetation L-band image processing system，geometric performances and spatio-temporal stability[J].International Journal of Remote Sensing， 2004， 25（9）： 1769－1777.

[4]Chaubey R C.Computerized image analysis software for the comet assay[D].Molecular Toxicology Protocols，2008，291.

[5]江涓涓，汪梅.基于DSP的實(shí)時(shí)視頻圖像處理系統(tǒng)設(shè)計(jì)[J].儀器儀表學(xué)報(bào)，2006，27（6）：880－881.

[6]王強(qiáng)，倪國(guó)強(qiáng)，舒先標(biāo).紅外與可見光圖像融合的小型實(shí)時(shí) DSP 平臺(tái)實(shí)現(xiàn)[J].光學(xué)技術(shù)，2008，34（1）：71－74.

[7]王鳳宇，王睿，張廣軍.基于DSP的自動(dòng)聚焦系統(tǒng)[J].光電工程，2007，34（8）：134－138.

[8]余躍，孟慶東，李兆麟.一種面向?qū)崟r(shí)圖像處理應(yīng)用的基于非共享存儲(chǔ)的多DSP系統(tǒng)設(shè)計(jì)[J].電子技術(shù)應(yīng)用，2009（3）：29－32.

[9]周生兵，倪國(guó)強(qiáng)，劉瓊.基于4×DSP的并行圖像處理系統(tǒng)[J].光電工程，2006，33（8）：98－102.

[10]周長(zhǎng)林，常青美，簡(jiǎn)禮宏.基于DSP和CPLD的視頻圖像采集處理的設(shè)計(jì)與實(shí)現(xiàn)[J].數(shù)據(jù)采集與處理，2008，23（S）：168－172.

[11]李立金，華標(biāo)，陳智君，等.基于FPGA和DSP的高分辨率圖像采集系統(tǒng)[J].數(shù)據(jù)采集與處理，2008，23（1）：117－122.

[12]衰大偉，張躍文.基于DSP+FPGA的電子圖像直接穩(wěn)定技術(shù)研究[J].儀器儀表學(xué)報(bào)，2007，28（4）：735－737.

[13]周賢波，馮龍齡.基于DSP和FPGA圖像采集技術(shù)的研究[J].光學(xué)技術(shù)，2006，32（Z1）：141－143.

[14]Shirvaikar M，Bushnaq T.A comparison between DSP and FPGA platforms for real-time imaging applications[C]//Proceedings of SPIE-IS and T Electronic Imaging-Real-Time Image and Video Processing， 2009：7244.

[15]Youn J S，Choi J R，Han S S.Parallel integer motion estimation method by using reference blocks shared for HD video encoding[C]//International Conference on Electronic Computer Technology，IEEE Computer Soc，CA，USA，F(xiàn)eb.2009:577－581.

[16]施福忠.TMS320C6xDSP的軟件開發(fā)和程序調(diào)試方法[J].微機(jī)處理，1999（4）：41－47.

[17]劉朝暉，鄭玉墻.用C語(yǔ)言進(jìn)行DSP軟件設(shè)計(jì)的優(yōu)化考慮[J].空軍雷達(dá)學(xué)院學(xué)報(bào)，2001，15（2）：49－52.

[18]李在林，韓宏克.實(shí)時(shí)圖像采集與處理系統(tǒng)中DSP的軟件優(yōu)化技術(shù)研究[J].新鄉(xiāng)學(xué)院學(xué)報(bào)：自然科學(xué)版，2008，25（4）：55－57.