李　健

全球能源問題的集中爆發(fā)，讓半導(dǎo)體產(chǎn)品的發(fā)展不再僅僅追求性能的提升，而是要綜合考慮性能、功耗與成本的平衡點。與眾多先進(jìn)電源管理方案實現(xiàn)降低系統(tǒng)功耗相比，制程工藝的進(jìn)步才是提升性能和降低功耗最根本的辦法，轉(zhuǎn)向更高制程無疑是提升半導(dǎo)體產(chǎn)品性能功耗比和市場競爭力最直接有效的辦法。

市場研究機構(gòu)Gartner Dataquest產(chǎn)業(yè)分析師Kay-Yang Tan表示。過去數(shù)十年來，集成器件制造商(IDM)在工藝技術(shù)及服務(wù)的創(chuàng)新方面扮演領(lǐng)航者的角色，未來也將繼續(xù)在新一代產(chǎn)品的開發(fā)上扮演重要的角色。同時，專業(yè)集成電路制造服務(wù)公司在新產(chǎn)品開發(fā)生產(chǎn)中扮演越來越重要的角色，所產(chǎn)出芯片的市場銷售金額占全球半導(dǎo)體業(yè)的比例已從1998年的9.2％增加到2008的25.3％。

2007年底，Intel將通用芯片的制程帶入45nm，而為了給客戶提供更好地服務(wù)，代工巨頭臺積電(TSMC)在2008年率先開始提供更先進(jìn)的40nm工藝，新的代工藝包括提供高效能優(yōu)勢的40nm通用型工藝(40G)以及提供低耗電量優(yōu)勢的40nm低耗電工藝(40LP)；同時提供完備的40nm設(shè)計服務(wù)套件及包括經(jīng)過工藝驗證的合作廠商硅智材、設(shè)計自動化工具，以及TSMC的電性參數(shù)模型(sPICE Model)及核心基礎(chǔ)硅智材的完整設(shè)計生態(tài)環(huán)境。

當(dāng)然，40nm和45nm屬于同一代制程，芯片設(shè)計人員無需更改芯片設(shè)計或采用新的設(shè)計準(zhǔn)則，只要采用TSMC的45nm工藝設(shè)計流程，便可以直接獲得40nm工藝所提供的競爭優(yōu)勢。TSMC希望新工藝的變化務(wù)必使在芯片制造端這一轉(zhuǎn)換過程清楚透明，讓芯片設(shè)計人員沒有后顧之憂，可以專心致力于提升產(chǎn)品的效能。40nm工藝的主要特點包括：

·芯片門密度(Raw gate density)是65nm工藝的2.35倍；

·運作功率(Active power)較45nm工藝減少幅度可達(dá)15％；

·創(chuàng)下業(yè)界SRAM單位元尺寸及宏尺寸的最小紀(jì)錄；

·提供通用型工藝及低耗電工藝以滿足多種不同產(chǎn)品應(yīng)用；

·已經(jīng)有數(shù)十個客戶進(jìn)行產(chǎn)品設(shè)計；

·客戶已經(jīng)頻繁使用晶圓共乘服務(wù)進(jìn)行產(chǎn)品驗證。

40nm低耗電量工藝適用于對晶體管漏電高度敏感的產(chǎn)品應(yīng)用，例如通訊及行動產(chǎn)品：40nm通用型工藝則適用于高效能的產(chǎn)品應(yīng)用，例如中央處理器、繪圖處理器、游戲機、網(wǎng)絡(luò)、可程序化邏輯門陣列(FPGA)以及其他高效能消費型產(chǎn)品應(yīng)用。40nm工藝是由45nm工藝直接微縮(Linearshrink)，而其SRAM效能則完全相同，單位元面積僅有0.242平方微米，創(chuàng)下目前業(yè)界的最小紀(jì)錄。除了尺寸及效能的雙重優(yōu)勢外，不論是40nm通用型工藝或是低耗電量工藝，都可以搭配混合信號、射頻以及嵌入式DRAM工藝，以滿足多種不同的產(chǎn)品應(yīng)用。TSMC 40nm工藝結(jié)合了193nm浸潤式曝影技術(shù)以及超低介電系數(shù)(Extreme low-k dielectric，ELK)組件連接材料的優(yōu)勢，其邏輯工藝可搭配低耗電量三閘級氧化層(Triple gate oxide，LPG)來支持高效能無線及行動產(chǎn)品應(yīng)用。此外，40nm通用型及低耗電量工，藝皆提供多種不同運作電壓以及1.8V及2.5V的輸入／輸出電壓以滿足不同產(chǎn)品的需求。據(jù)了解。目前40nm工藝的晶圓良品率已經(jīng)超過60％，缺陷密度也達(dá)到低于O.2／平方英寸，完全可以滿足客戶的大規(guī)模生產(chǎn)需求。

TSMC的客戶也不斷評估全新的40nm工藝對比45nm帶來的產(chǎn)品優(yōu)勢，Altera半導(dǎo)體技術(shù)專家相奇博士充分對比了兩者帶給FPGA的性能區(qū)別：40nm產(chǎn)品在電路密度上是45nm的1.24倍，處理速度則是1.1倍，功耗(Ps／Pa)大概是45nm的90％左右?？梢哉f，從Altera的實際測試發(fā)現(xiàn)，40nto確實可以帶給其FPGA更高的性能與功耗比。

除了A1tera之外，目前已經(jīng)有超過50家TSMC的客戶在2009年紛紛選擇推出自己的40nm產(chǎn)品，產(chǎn)品類型覆蓋GPU、基帶芯片、PLD、WLAN和網(wǎng)絡(luò)設(shè)備等。比如，對于CPU而言，40nm工藝是使得繪圖芯片及其他半導(dǎo)體組件更具成本效益的關(guān)鍵，能使繪圖芯片的設(shè)計開發(fā)不斷突破可能的限制而更上一層樓。NetLogic Microsystems公司推出基于TSMC 40nm先進(jìn)工藝的NetLogicMicrosystems下一代先進(jìn)的knowledge，based網(wǎng)絡(luò)處理器及10／40／100 Gigabit實體層(Physical Layer)解決方案。PMC-Sierra則全面啟用TSMC的40nm工藝用于生產(chǎn)其EPON和OTN等光網(wǎng)絡(luò)核心SoC單芯片解決方案。

雖然40nm工藝在2008年誕生之初并未獲得快速增長。但隨著2009年工藝成熟度的提高和AMD與NVDIA兩大GPU生產(chǎn)商(也是TSMC的重要客戶)下半年推出基于40nm工藝產(chǎn)品，40nm將在市場上帶給半導(dǎo)體產(chǎn)品全新的競爭力。