亓　靜　劉　萍

摘要：基于FPGA并行性對(duì)車牌識(shí)別系統(tǒng)中重要組成部分——字符分割，提出一種適合硬件并行實(shí)現(xiàn)的結(jié)構(gòu)，并在system Generator中完成了模型的建立以及優(yōu)化。并行操作分為兩個(gè)時(shí)間段：第一個(gè)時(shí)間段，通過循環(huán)迭代求出字符上下邊界；第二個(gè)時(shí)間段，字符上下邊界位置的使能控制與字符分割位置的控制信號(hào)并行作用于數(shù)據(jù)路徑，產(chǎn)生有效像素。硬件仿真結(jié)果滿足了時(shí)序要求，證實(shí)該結(jié)構(gòu)的可行性。由于并行邏輯的建立，實(shí)現(xiàn)速度大大提高，體現(xiàn)出了FPGA的并行性在性能提高上的極大優(yōu)勢。