張　寧

多通道高速數(shù)據(jù)采集技術(shù)是寬帶模擬信號數(shù)據(jù)采集的關(guān)鍵技術(shù),在現(xiàn)代通信、儀器儀表等領(lǐng)域中得到廣泛應(yīng)用。本文通過多通道高速采樣器AD9042設(shè)計實現(xiàn)說明接口電路的工作原理、設(shè)計思想和實現(xiàn)方案。本系統(tǒng)采用多路合成方案實現(xiàn)多路低

引言

在現(xiàn)代電子測量、儀器儀表、通信等領(lǐng)域,經(jīng)常涉及對寬帶信號進行數(shù)據(jù)采集和存儲。實際數(shù)字采樣系統(tǒng)中存在數(shù)字轉(zhuǎn)換器引起的量化噪聲、采樣保持器帶來的非線性失真、帶寬限制和孔徑抖動誤差、數(shù)據(jù)在系統(tǒng)各部分間傳送過程中可能引入的噪聲干擾以及由電路布局和系統(tǒng)結(jié)構(gòu)的原因耦合的噪聲干擾等多種因素會造成采樣系統(tǒng)性能下降，這種因素在高速采樣系統(tǒng)中影響尤其突出。因此,高速寬帶采樣系統(tǒng)設(shè)計顯得尤其重要。

影響高速采樣系統(tǒng)性能的主要因素

1 前端電路的構(gòu)成

合理的前端電路構(gòu)成，是系統(tǒng)實現(xiàn)中最為關(guān)鍵的一步。在高速數(shù)據(jù)采集系統(tǒng)的設(shè)計中，最重要的技術(shù)指標是系統(tǒng)的通過速率。這一指標與預(yù)采樣濾波器的建立和恢復(fù)時間，模擬多路開關(guān)的轉(zhuǎn)換時間，驅(qū)動放大器的響應(yīng)時間，采樣保持電路的捕捉時間，模數(shù)轉(zhuǎn)換器的轉(zhuǎn)換時間等都有關(guān)系，即系統(tǒng)各部件的性能參數(shù)限制了系統(tǒng)的性能指標。實際上高速數(shù)據(jù)采集的實現(xiàn)總會受到器件性能的制約，而且對于不同的系統(tǒng)結(jié)構(gòu)，起決定性作用的部件又各不相同，所以選擇合適的結(jié)構(gòu)在系統(tǒng)設(shè)計中顯得尤為重要。在高速數(shù)據(jù)采集系統(tǒng)中，常用的結(jié)構(gòu)有單通道采集結(jié)構(gòu)和多通道并行采集結(jié)構(gòu)兩種。

在前端電路設(shè)計時應(yīng)注意如下幾點：

(1)前置放大器在輸入信號的帶寬范圍內(nèi)應(yīng)該有足夠大的增益和足夠短的穩(wěn)定時間。一般是選擇具有大的驅(qū)動能力和快的穩(wěn)定時間的運放。

(2)降低輸出瞬態(tài)的影響。一個重要方法是保證工作頻帶內(nèi)放大器能保持一個較低的輸出阻抗。

(3)放大器帶寬要保證其穩(wěn)定時間跟得上ADC的速度。在接近單位增益的交叉點的頻率時，放大器閉環(huán)增益會降低，導(dǎo)致輸出阻抗增大。因此，在設(shè)計前置驅(qū)動放大器時，決不能忽視帶寬的因素，所以在選擇放大器時要有足夠大的帶寬儲備量。

(4)除了前置放大器的噪聲、增益和帶寬的要求外，放大器還具有足夠大的動態(tài)范圍。

ADC的動態(tài)范圍決定了高速數(shù)據(jù)采集系統(tǒng)的主要噪聲和信噪比指標。在理想情況下n位ADC系統(tǒng)，當(dāng)輸入信號幅度達到滿量程時，系統(tǒng)最大信噪比為：SNR=6.02n+1.76(dB)。實際系統(tǒng)中由于存在各種噪聲因素，一般但噪聲水平比理論分析值要大，獲得的動態(tài)范圍要小，所以在選擇ADC時要有一定的動態(tài)范圍儲備量。

2 電源和接地

在高速采樣電路設(shè)計時，一般設(shè)計原則是應(yīng)把模擬電源與數(shù)字電源應(yīng)分開。在不能單獨供電的場合，模擬電源最好使用二次降壓穩(wěn)壓電源。降壓設(shè)計中主要權(quán)衡是使用線性穩(wěn)壓器還是使用開關(guān)穩(wěn)壓器。線性穩(wěn)壓器體積小，所需的濾波電容較小，這有利于減小浪涌電流。對于線性穩(wěn)壓器來說，效率低是其主要缺點。對于ADC電路和前端輸入電路來說，耗電不大，變換效率不是主要問題，一般首選線性穩(wěn)壓器的。對于開關(guān)穩(wěn)壓電源在這種降壓設(shè)計中盡量避免使用，以減小其帶來的高頻干擾。

高速數(shù)據(jù)采集系統(tǒng)中，電源連線上感應(yīng)的高頻干擾信號是不可忽視的電路干擾源。除了采用短而寬的電源線減小感抗外，還需在靠近器件輸出端加接退藕電容和旁路電容。退藕電容為器件提供局域化的直流旁路電容，能消除高頻輻射噪聲和抑制高頻干擾。

在濾波電路設(shè)計中，關(guān)鍵是確定接入電容、電感等元件構(gòu)成的濾波網(wǎng)絡(luò)的結(jié)構(gòu)。對于大多數(shù)的采樣器，具有較小的瞬態(tài)需用電流，可以采用容量較小的去藕電容。一般用容量為0.1～0.01μF的小容量電容接連在器件的電源與地之間。不能直接就近接電源層或地層，否則去藕效果不好，應(yīng)盡量靠近器件的電源引腳，對用于去藕和旁路的電容器，其自諧振頻率是決定電容設(shè)計的重要參數(shù)。常用如下計算公式計算諧振頻率 ，L為電容器的等效電感。

3 系統(tǒng)接地

在高速系統(tǒng)中，接地技術(shù)是非常重要的。如果接地不良，使地線回路存在公共阻抗，只要電路的一個回路中出現(xiàn)干擾信號，就會通過地線阻抗對其他回路造成干擾。在設(shè)計時應(yīng)盡可能降低地線上的電流，可以有效地降低地線電感的影響。常用方法是將電路分為若干個回路，每個回路使用自己的地線，各回路的地線再在一點共地，可以使各個回路相互隔離，減少互相影響。

4 采樣時鐘

對于高速采樣器，采樣時鐘的相位噪聲對量化噪聲影響極大，應(yīng)選用高精度、低相位噪聲外接時鐘源，從而減小由于時鐘偏斜引起的噪聲，以提高高速系統(tǒng)數(shù)據(jù)采集精度。

高速采樣電路設(shè)計主要原則

鑒于上述因素，在高速電路板布線時應(yīng)采用如下原則:

1 模擬地與數(shù)字地分開。

為了避免數(shù)字電路噪聲對模擬電路的干擾，模擬地應(yīng)與數(shù)字地分開，如果能做在不同的層上最好，否則可以用分割帶把二者分開。地線的分割會引起分割帶之間的傳輸線特性阻抗不連續(xù)，所以分割帶不宜過寬，大多數(shù)情況下2～3mm為宜，同時應(yīng)盡量減少跨越這一間隙的信號線數(shù)。還可以在模擬地與數(shù)字地接磁珠濾波，磁珠的高頻阻抗很大，而直流電阻為零，應(yīng)根據(jù)板上主要噪聲的頻率確定磁珠的選型。模擬地和數(shù)字地在電路板上不共地，可以利用總線插槽實現(xiàn)遠端單點共地。

2 ADC模擬電路前端采用單獨模擬電源供電，可以采用DC/DC進行隔離。

3 電容與電阻元件盡量采用表貼器件，以減小引線電感，提高電源濾波能力。

4 印制版使用盡量寬的地線或大面積地，印制版的周邊構(gòu)成完整的地線回路。

5 小信號地線與大信號地線分開;器件的接地管腳直接接地，減小了串聯(lián)感抗。

6 對多通道并行數(shù)據(jù)采集，各通道間延遲不一致帶來的非均勻采樣采用各種方法補償，使合成誤差最?。?/p>

a) 硬件電路設(shè)計為對稱結(jié)構(gòu)，用對稱的布局和布線方式保證兩路ADC通道的一致性；

b) 系統(tǒng)時鐘宜采用差分提供兩路之間時鐘偏斜差異最小。

結(jié)論

通過詳細分析影響高速數(shù)據(jù)采集電路性能的各種因素，包括前端電路的構(gòu)成、接線與電源技術(shù)以及前置驅(qū)動放大器參數(shù)選取等，為高速數(shù)據(jù)采集電路的設(shè)計提供一個依據(jù)和參考。在具體電路布線時，應(yīng)充分考慮上述相關(guān)的技術(shù)問題，合理選擇元件和正確的電路布局、布線，使電路達到最佳設(shè)計性能?！?/p>