官　鑫　王　黎　高曉蓉　王澤勇

摘要：針對目前數(shù)字圖像處理速度不足的問題，提出一種使用硬件FPGA芯片實(shí)現(xiàn)Sobel邊緣檢測的方法。由于FPGA在并行結(jié)構(gòu)和流水線結(jié)構(gòu)具有天然優(yōu)勢，通過提高算法的并行性，可以大幅提高Sobel邊緣檢測速度。采用模塊化方式構(gòu)造了串／并轉(zhuǎn)換模塊、數(shù)據(jù)窗口生成模塊和邊緣檢測模塊，保證了系統(tǒng)的擴(kuò)展性。使用Veriklog HDL語言編寫算法程序并成功進(jìn)行了仿真和實(shí)現(xiàn)。

關(guān)鍵詞：圖像處理；圖像邊緣檢測；Sobel；FPGA

中圖分類號：TN911.73；TP391.41文獻(xiàn)標(biāo)識碼：B文章編號：1004—373X(2009)08—109—03