單精度浮點加法器的ＦＰＧＡ實現(xiàn)
2009-06-25 01:26:24王順戴瑜興
現(xiàn)代電子技術 2009年8期
王 順 戴瑜興
摘要：在FPGA上實現(xiàn)單精度浮點加法器的設計，通過分析實數(shù)的IEEE 754表示形式和IEEE 754單精度浮點的存儲格式，設計出一種適合在FPGA上實現(xiàn)單精度浮點加法運算的算法處理流程，依據此算法處理流程劃分的各個處理模塊便于流水設計的實現(xiàn)。所以這里所介紹的單精度浮點加法器具有很強的運算處理能力。
關鍵詞：IEEE 754；單精度浮點；加法運算；FPGA
中圖分類號：TP368.1文獻標識碼：B文章編號：1004—373X(2009)08—008—03
猜你喜歡
寧波大學學報(理工版)(2022年6期)2022-12-01 01:03:44
導航定位學報(2022年2期)2022-04-11 03:17:34
鐵道通信信號(2019年4期)2019-10-10 03:42:38
電子設計工程(2018年18期)2018-10-09 03:00:14
電子世界(2018年1期)2018-01-26 04:58:08
光學精密工程(2016年2期)2016-11-07 09:02:32
電測與儀表(2015年18期)2015-04-12 00:45:24
電子設計工程(2015年3期)2015-02-27 12:03:45
城市建設理論研究(2014年37期)2014-12-25 01:25:26
潤滑油(2014年3期)2014-11-07 14:30:02
