韓春艷　徐　寧　王光義

摘 要：為了產生性能良好的偽噪聲(PN)序列，提出了一種超混沌偽噪聲比特序列發(fā)生器的設計與實現(xiàn)方法。設計中利用一個新的連續(xù)超混沌系統(tǒng)作為PN序列的隨機信號源，建立了連續(xù)系統(tǒng)的離散和量化數(shù)學模型，在Simulink平臺上借助于DSP Builder里的模塊構建了該離散化模型的電路模型，利用 FPGA芯片在實驗中獲得了數(shù)字混沌PN序列。同時對產生的PN序列進行了性能評估，其結果通過了5個基本測試標準。該技術可應用于混沌通信、信息加密等領域。

關鍵詞：PN序列；超混沌；FPGA；離散化模型

中圖分類號：TP309文獻標識碼：B

文章編號：1004-373X(2009)05-075-03

Design and Realization of a Pseudo Noise Bit Sequence Generator

HAN Chunyan1,XU Ning2,WANG Guangyi2

(1.Binzhou University,Binzhou,256603,China;2.School of Electronics Information,Hangzhou Dianzi University,Hangzhou,310018,China)

Abstract：This paper presents a method of designing and realizing hyperchaotic pseudo-Noise bits generator to generate good Pseudo-Noise (PN) sequence.This design uses a novel continuous hyperchaotic system as random seed generator and the discrete and quantized mathematical models of the system are given.Based on the platform of Matlab/Simulink,a circuit module of the hyperchaotic discrete system is constructed by using the DSP Builder.Then an experimental PN sequence is obtained by using the Field Programmable Gate Array (FPGA).Furthermore,the proposed PN sequence generator is subjected to five basic statistical tests and successfully passes all five basic statistical tests.This technology can be applied in chaotic communication,information encryption and so on.

Keywords：PN sequence;hyperchaos;FPGA;discrete model

0 引 言

隨機序列可應用于擴頻通信、信息加密等領域。一種好的隨機序列可以改善擴頻通信和信息加密的性能。隨機序列由某種裝置或算法產生，其輸出序列應是統(tǒng)計獨立和不可預測的。

嚴格說來，真正的隨機序列可由物理上的噪聲源產生，如通過檢測半導體的熱噪聲、振蕩器的頻率波動來獲得一種模擬的隨機信號，這是一種基于硬件的產生隨機噪聲的不確定過程，因而也是不可預測的。然而在實際應用中，這種非確定性的隨機序列無法再生，限制了在工程中的應用。實際應用中，所需的隨機序列是由確定性的過程產生的偽隨機序列［1］。為提高序列的隨機性，偽隨機序列發(fā)生器需要一個隨機信號源。混沌是確定性的，但研究表明很難區(qū)分一個信號是來自于非確定性系統(tǒng)還是混沌系統(tǒng)［2］，而混沌對初始條件的高度敏感性導致了混沌信號的長期不可預測性。因此，利用混沌系統(tǒng)作為偽隨機序列發(fā)生器的隨機信號源是一種新的嘗試，并且已引起了國內外學者的廣泛關注與研究。

把混沌序列作為DS-CDMA通信系統(tǒng)的擴頻序列已有不少研究［3,4］，并提出了一些混沌PN序列發(fā)生器的設計方法［5-7］。但是，性能良好的PN序列的硬件實現(xiàn)，尤其利用高性能芯片的實現(xiàn)仍是一種挑戰(zhàn)。

FPGA(Field Programmable Gate Array)因為邏輯密度高，通用性強，隨機可編程與開發(fā)時間短，成本低，可反復修改等特性而在現(xiàn)代電子技術中獲得了廣泛應用。近來一些文獻對基于FPGA的PN序列生成進行了研究［8-10］，但大多利用低維離散混沌映射或低維連續(xù)混沌作為隨機信號源。低維混沌結構簡單，密鑰空間小，其序列性能安全性差。本文將以高維超混沌作為PN序列的隨機信號源，基于FPGA技術提出一種PN序列的硬件實現(xiàn)方法，并對序列的統(tǒng)計性能進行了分析，滿足五個基本測試標準［11］，從而可提供一種性能良好的PN序列。

1 超混沌模型及其離散量化算法

文獻［12］提出了一個新的超混沌系統(tǒng)，其數(shù)學模型為:

=-y-z

=x+ay-du

=bxz-cz+k

=-fz+g(1)

其中：a, b,c,d,f,g,k為系統(tǒng)的常數(shù)，可作為PN序列產生的密鑰參數(shù)。仿真和實際實驗表明，當a=0.2,b=28/13,c=7,d=15,f=0.1,g=0.18,k=0.18時，該系統(tǒng)存在兩個正的Lyapunov指數(shù)(LE1=0.022 2，LE2=0.003 6 ，LE3=0,LE4=0.444 8)，出現(xiàn)超混沌現(xiàn)象。其超混沌吸引子的相圖如圖1所示。

圖1 系統(tǒng)(1)的超混沌吸引子在相平面上的投影

一個微分方程可近似表示為:

dx璱dt=f(x1,x2,…,x璑)=limτ→0x璱(n+1)-x璱(n)τ(2)

因此可把連續(xù)的超混沌系統(tǒng)(1)表示為離散的迭代方程：

x(n+1)=x1n+τ(-y2n-z3n)

y(n+1)=y璶+τ(x璶+ay璶-du璶)

z(n+1)=x3n+τ(bx璶z璶-cz璶+k)

u(n+1)=τ(-fz璶+g)(3)

當τ足夠小時，離散系統(tǒng)(3)的動力學特性與連續(xù)系統(tǒng)(1)相同，在此取τ=0.000 5。在求解方程(3)時，每個變量迭代值為二進制數(shù)。以變量x為例，可表示為:

x璶=b1璶×2u+b2璶×2u-1+…+bu璶×2+

bu+1璶+bu+2璶×2-1+…+bu+j璶×2-(j-1)+…

+bu+v璶×2-v(4)

其中：u+v+1=m，權bi璶∈(1,0)，i=1，2，3，…，m。量化的一種方法是選取式(3)中的一個變量，如x璶，抽取其小數(shù)部分的某一二進制位隨時間變化時的序列作為PN序列。

2 電路模塊的設計與PN序列的FPGA實現(xiàn)

電路模塊的設計基于Altera公司開發(fā)的Quartus Ⅱ 6.1和DSP Builder 6.1。該平臺的優(yōu)勢是能夠在Simulink平臺上直接調用DSP Builder庫中的各個庫單元完成電路設計，如延時單元、并行加法器、流水線乘法器、總線單元和放大器等，并便于FPGA 硬件實現(xiàn)。在Simulink環(huán)境中設計的式(3)的電路模型如圖2所示，并建立相應的MDL文件。為驗證電路模型的精度，需進行仿真驗證與修改。

圖2 離散系統(tǒng)(3)的電路模型

在Simulink中，通過DSP Builder 6.1自帶的Signal Compiler 模塊可將已建立的MDL文件轉換成VHDL文件和QPF文件。通過對QPF文件進行分析、綜合和編譯，把在線編程與配置后的文件下載到FPGA芯片中。

硬件實驗是在康芯公司的開發(fā)板上實現(xiàn)的（圖3(a)）。該開發(fā)板的核心芯片為Altera公司的Cyclone Ⅱ EP2C35F484C8，系統(tǒng)晶振為20 MHz。芯片輸出的PN序列數(shù)字波形如圖3(b)所示。

圖3 FPGA 開發(fā)板與實驗結果

3 序列統(tǒng)計特性分析

對隨機序列統(tǒng)計特性的估計，已提出了一些測試的標準［1］。本文選擇文獻［11］提出的5個基本測試標準，用以表明PN序列是否擁有真隨機序列的特性。而序列的不可預測性可由混沌系統(tǒng)來保證。5個基本測試內容為頻率測試(單比特測試)、連續(xù)測試(二比特測試)、Poker 測試、游程測試和自相關測試。頻率測試的目的是檢驗序列中的“1”和“0”的數(shù)目是否近似相等；連續(xù)測試的目的是檢驗序列的子序列“00”，“01”，“10”，“11”的數(shù)目是否近似相同；Poker 測試的目的是檢驗序列中長度為m的子序列出現(xiàn)的次數(shù)是否相等，當m=1時即為單比特測試的情況；游程測試的目的是確定序列中各種長度的游程數(shù)目是否近似符合真隨機序列的特性；自相關測試的目的是檢驗序列自身和其移位序列的相關性。這5種基本測試都有其定義，分別用X1，X2，…，X5表示，且在定義和一定條件下應滿足χ2分布。具體定義見文獻［11］。

通過一定的接口電路抽取了FPGA芯片中長度為20 000的一個實際序列樣本，對其進行統(tǒng)計特性分析后的結果見表1，通過查χ2分布表可知，被測序列通過所有5個基本測試，顯現(xiàn)了本文提出的PN序列的良好隨機性能。本文并非以理論計算而是采集實際的PN序列作為統(tǒng)計性能分析的樣本，其測試結果更符合硬件的輸出序列的實際特性，這是本文的另一特色。

表1 序列統(tǒng)計特性5個基本測試的結果

測試項目測試結果要求值測試參數(shù)

頻率測試(X1)0.924 8＜3.841 5

連續(xù)測試 (X2)1.836 7＜5.991 5

Poker 測試 (X3)7.514 6＜14.067m=3

20.589＜24.996m=4

30.352＜44.985m=5

游程測試 (X4)

9.129 8＜9.488k=3

10.076 4＜12.592k=4

11.789 8＜15.507k=5

12.858＜18.307k=6

自相關測試(X5)

0.940 5＜1.96A(1)

1.4＜1.96A(8)

0.594 2＜1.96A(18)

4 結 語

基于FPGA技術，提出一種PN比特序列發(fā)生器的設計與實現(xiàn)方法。該方法以一個連續(xù)的超混沌系統(tǒng)為PN序列的隨機信號源，其離散模型和量化方法反映了超混沌系統(tǒng)的特性。與離散混沌系統(tǒng)和低維混沌系統(tǒng)相比，連續(xù)超混沌系統(tǒng)具有更復雜的結構、更多的參數(shù)和初始值，因而具有較大的密鑰空間，使其應用于保密通信和信息加密時具有更好的安全性。

參考文獻

［1］Yalcin M E,Suykens J A K,Vandewalle J,et al.True Random Bit Generation from a Double-Scroll Attractor ［J］.IEEE Trans.on Circ.Syst.-I:Regular Papers,2004,51(7):1 395-1 404.

［2］Small M,Tse C K.Detecting Determinism in Time Series:The Method of Surrogate Data［J］.IEEE Trans.on Circuits Syst.I,2001,50:663-672.

［3］Lipton J M,Dabke K P.Spread Spectrum Communications Based on Chaotic Systems［J］.International Journal of Bifurcation and Chaos,1996(6):2 361-2 374.

［4］Mazzini G,Setti G,Rovatti R.Chaotic Complex Spreading Sequences for Asynchronous DS-CDMA［J］.IEEE Trans.on Circuits and Systems,1997,44:937-947.

［5］Fu C,Zhang Z-C,Jiang H-Y,et al.A Chaos-based High Quality PN Sequence Generator for DSSS System ［A］.IEEE Region 10 Annual International Conference,Proceedings/TENCON.2006:1-4.

［6］Stojanovski T,Kocarev T.Chaos-based Random Number Generators-part I:Analysis［J］.IEEE Trans.Circuits and Systems I:Fundamental Theory and Applications,2001,48:281-288.

［7］Stojanovski T,Pihl J,Kocarev L.Chaos-based Random Number Generators,Part II:Practical Realization［J］.IEEE Trans.Circuits and Systems I:Fundamental Theory and Applications,2001,48:382-385.

［8］Ding Q,Pang J,Fang J,et al.Designing of Chaotic System Output Sequence Circuit Based on FPGA and Its Applications in Network Encryption Card［J］.Int.Innovative Computing,Information and Control,2007,13:449-456.

［9］Mao Y,Liu C,Liu W.Design and FPGA Implementation of a Pseudo-random Bit Sequence Generator using Spatiotemporal Chaos ［A］.International Conference on Communications,Circuits and Systems,ICCCAS,Proceedings.2006,3:2 114-2 118.

［10］Yu S,Lū J.High Order Chua′s Circuit and Its FPGA Realization ［A］.Proceedings of the 26th Chinese Control Conference.2007:26-31.

［11］Menezes A J,Van P C.Oorschot,Vanstone S A.Handbook of Applied Cryptography (1997) ［EB/OL］.http://www.cacr.math.uwaterloo.ca/hac/.

［12］Wang G-Y,He H-L.A New Rosslor Hyperchaotic System and Its Realization with Systematic Circuit Parameter Design ［J］.Chinese Physics B,17(11):4 014-4021.

作者簡介

韓春艷 女，1973年出生，河北承德人，講師，碩士。主要從事非線性物理和物理課程與教學論研究。