摘要：該文設(shè)計(jì)采用SMIC 1.2V， 0.13μm CMOS工藝。通過(guò)對(duì)電荷泵的非線性特性分析，設(shè)計(jì)一種低電壓，高性能的電荷泵電路。這種電荷泵電路上下支路的電流失配在300m V ~900mV的輸出擺幅下得到很好的優(yōu)化，與傳統(tǒng)低壓結(jié)構(gòu)比較有明顯優(yōu)勢(shì)，同時(shí)設(shè)計(jì)中也抑制了電荷共享等電學(xué)失配。

關(guān)鍵詞：電荷泵；鎖相環(huán)；高性能；低壓

中圖分類號(hào)：TP311文獻(xiàn)標(biāo)識(shí)碼：A文章編號(hào)：1009-3044(2009)04-0997-02

A Low Voltage and High Performance Charge Pump Design for PLL Application

YANG Qing1，2， LI Zhi-qun1

(1.Southeast University，Institute of RF- OE-ICs， Nanjing 210096，China;2.Southeast University Institute of IC，Nanjing 210096，China)

Abstract: This paper describes a CP (charge pump) for PLL (phase locked loop) by SMIC 1.2V， 0.13 μm CMOS process. This proposed circuit， as a high performance，low voltage and perfect currents match circuit， which is based on analyzing nonlinear character of CP. It has good optimum mismatch when output is between 300m V~ 900m V， it has better performance than conventional structure， reducing electrical mismatch such as charge sharing is also as a part of the design consideration.

Key words: CP (charge pump);PLL (phase locked loop);low voltage;high performance

1 引言

鎖相環(huán)是現(xiàn)代通信系統(tǒng)和數(shù)模混合電子系統(tǒng)不可或缺的模塊。目前通信業(yè)界的不斷革新促使低功耗，高速成為了鎖相環(huán)電路發(fā)展的方向。有效延長(zhǎng)電池生命和良好的性能顯得尤為重要，于是高速，低功耗成為了鎖相環(huán)設(shè)計(jì)的一大挑戰(zhàn)。

電荷泵鎖相環(huán)具有低功耗，低抖動(dòng)和低成本等特點(diǎn)。其結(jié)構(gòu)如圖1所示，電荷泵鎖相環(huán)在頻率綜合器，時(shí)鐘恢復(fù)電路中被廣泛采用。理想的電荷泵鎖相環(huán)具有無(wú)限的環(huán)路直流增益。若不考慮壓控振蕩器的電壓輸入范圍。則該鎖相環(huán)就有無(wú)限的頻率捕捉范圍只要電荷泵是理想的。鎖相環(huán)對(duì)于參考頻率源頻率抖動(dòng)就有零靜態(tài)相位誤差，但實(shí)際所用的電荷泵不可避免地有電荷泄露；充放電流失配；電荷泵泵開(kāi)關(guān)時(shí)間延時(shí)不同等不利因素。這些因素都不同程度地造成輸出頻率的相位偏差，進(jìn)而降低輸出時(shí)鐘的抗噪聲性能。

圖1圖2 圖3 圖4

2 設(shè)計(jì)中非線性的考慮

如圖2所示，電荷共享是由于相位鎖定時(shí)S1，S2斷開(kāi)，S1電壓上拉為VDD，而S2被下拉為GND，都與C點(diǎn)在電壓不相同，當(dāng)S1與S2同時(shí)導(dǎo)通時(shí)會(huì)在C處產(chǎn)生一個(gè)擾亂電壓，給予VCO控制電壓的錯(cuò)誤電壓抬高或者拉低，導(dǎo)致鎖相環(huán)工作不穩(wěn)定。其解決方法有：插入一個(gè)單位增益放大器使得S1，S2的電壓通過(guò)負(fù)反饋得以耦合（如圖3）。

時(shí)鐘饋通和電荷注入是由于S1，S2關(guān)斷瞬間，溝道寄生電容的放電，導(dǎo)致C點(diǎn)的電壓會(huì)有小的尖刺，也會(huì)影響VCO的控制電壓。其解決方式主要是通過(guò)使管子開(kāi)啟時(shí)在飽和態(tài)，這樣工作狀態(tài)下關(guān)斷瞬間，寄生電容的電荷會(huì)流向源級(jí)，從而避免了對(duì)C點(diǎn)的電荷注入的影響，保證了整個(gè)環(huán)路的穩(wěn)定，同時(shí)保證管子的寄生電容遠(yuǎn)小于充電電容，這些效應(yīng)都會(huì)相對(duì)減弱。

靜態(tài)電流失配是電荷泵中的重點(diǎn)，上下支路電流的不匹配也會(huì)導(dǎo)致壓控振蕩器控制電壓的波動(dòng)（圖5），從而造成不小的帶內(nèi)噪聲貢獻(xiàn)，所以電流的完全匹配是電路中所需要的結(jié)果。為解決這個(gè)問(wèn)題所提出的方法有很多，也都能在一定程度上改善電荷泵的性能。例如可以考慮使用單純的NMOS或者PMOS做電流鏡這樣可以抑制由于器件電學(xué)性能不同所引起的電流不匹配。也可以考慮使用誤差放大器來(lái)糾正電流失配（如圖4）。從本質(zhì)上考慮溝道效應(yīng)所引起的電流不匹配，提高輸出電阻來(lái)減小溝道調(diào)制效應(yīng)也不失為一種好的設(shè)計(jì)理念。同時(shí)在版圖中盡量對(duì)稱同樣是提高鏡像電流的精度的一個(gè)重要的注意事項(xiàng)。

如果在設(shè)計(jì)中兼和考慮PFD輸出給上下支路的開(kāi)關(guān)打開(kāi)關(guān)閉速度以及傳輸路徑和邏輯所產(chǎn)生的時(shí)間失配，我們明顯發(fā)現(xiàn)雖然周期內(nèi)傳輸?shù)匠潆婋娙萆系碾姾刹](méi)有發(fā)生變化，但是沖放電過(guò)程的存在還是造成了控制電壓的波動(dòng)（如圖6），惡化了帶內(nèi)相位噪聲。

以上的非線性的討論和分析最終得到在電荷泵在環(huán)路中所產(chǎn)生環(huán)路頻率偏差可以描述為：

（1）

式中，Ileak為電荷泵泄漏電流。Icp為電荷泵電流。Δton為鑒相器的開(kāi)通時(shí)間。Tref為參考時(shí)鐘的周期。Δi為充放電流的偏差。Δtd為泵開(kāi)關(guān)時(shí)間延時(shí)偏差。對(duì)于3階電荷泵鎖相環(huán)，輸出時(shí)鐘對(duì)輸入?yún)⒖荚搭l率突變的抑制能力為：

（2）

式中，KVCO為VCO增益為，fref參考時(shí)鐘頻率，fP1為濾波器的極點(diǎn)頻率。由（1）（2）可以看出，實(shí)際所用電荷泵的非理想性造成整個(gè)鎖相環(huán)性能下降，因而設(shè)計(jì)高精度泵電路非常重要。

3 開(kāi)關(guān)速度的考慮：

在電荷泵的設(shè)計(jì)中，開(kāi)關(guān)的設(shè)計(jì)的位置不同，會(huì)有不同的性能特征，尤其影響開(kāi)關(guān)打開(kāi)速度，大致可以分為以下三類。

圖7 圖8 圖9

圖7是開(kāi)關(guān)置于電荷泵電流鏡漏端，當(dāng)開(kāi)關(guān)斷開(kāi)時(shí)M1被拉到地電位，而導(dǎo)通時(shí)要耦合到電荷泵輸出到環(huán)路濾波電壓附近，這樣就會(huì)產(chǎn)生很大的尖峰。M2也存在同樣的問(wèn)題。由于電荷泵輸出電壓有相當(dāng)大的擺幅，于是這個(gè)尖峰的高度不斷變化，也很難估計(jì)，尖峰的匹配幾乎不可能實(shí)現(xiàn)。M1電位從地電位不斷升高，經(jīng)歷了線性區(qū)，最終達(dá)到飽和所需要的漏源電壓。

圖8是開(kāi)關(guān)置于電荷泵電流鏡柵端，這樣保證了電流鏡一直處于飽和區(qū)，開(kāi)關(guān)速度與鏡像電流管的跨導(dǎo)有關(guān)系，同時(shí)由于電流管都是長(zhǎng)溝道器件來(lái)減小溝道調(diào)制效應(yīng)，產(chǎn)生很大的柵電容，所以這種結(jié)構(gòu)的電荷泵開(kāi)關(guān)速度很慢。

圖9是開(kāi)關(guān)位于電荷泵的源端，這種結(jié)構(gòu)也可以讓電流管一直處于飽和區(qū)，而且開(kāi)關(guān)只和單管連接，寄生電容小，具有最快的打開(kāi)速度，但是開(kāi)關(guān)關(guān)斷后，飽和管中溝道的電荷會(huì)由于漏源電壓的存在，還會(huì)有電流存在，造成一個(gè)電流的嚴(yán)重拖尾現(xiàn)象，這個(gè)拖尾上下支路會(huì)隨輸出電壓的不同而變化，很難匹配，致使動(dòng)態(tài)失配比較嚴(yán)重。

4 作者設(shè)計(jì)的電荷泵電路

經(jīng)過(guò)上述的分析和討論，鑒于130nm工藝的低電源電壓，抑制溝道調(diào)制共源共柵結(jié)構(gòu)的電荷泵難以設(shè)計(jì)，作者提出了一種新型的基于1.2V 電源電壓的高電流精度，低雜散噪聲的電荷泵電路。其電路結(jié)構(gòu)如圖10所示。M11，M12是比較大的MOS電容，用來(lái)濾除電流管偏置上的紋波。A1是一個(gè)誤差檢測(cè)放大器，主要用來(lái)調(diào)制電流管的偏置，以達(dá)到高的電流匹配精度。A2是一個(gè)高擺幅的單位增益運(yùn)放，用來(lái)拉住VOUT電壓，抑制電荷共享和相關(guān)電荷耦合效應(yīng)。所有的電流管使用長(zhǎng)溝道以抑制溝道調(diào)制效應(yīng)，所有開(kāi)關(guān)管使用最小溝道長(zhǎng)度，以加快打開(kāi)速度，同時(shí)要兼顧對(duì)電流匹配的影響。在設(shè)計(jì)中考慮到工藝偏差，電流管的過(guò)驅(qū)動(dòng)電壓保證在150mV左右，柵漏電壓在200mV 以上保證電流管工作在飽和區(qū)，開(kāi)關(guān)管漏源電壓在50mV左右，這樣保證VOUT的擺幅在300mV~ 900mV。

5 仿真對(duì)比結(jié)果和結(jié)論

對(duì)這種電荷泵和傳統(tǒng)電荷泵進(jìn)行仿真對(duì)比后，明顯發(fā)現(xiàn)靜態(tài)電流失配現(xiàn)象明顯的優(yōu)于傳統(tǒng)設(shè)計(jì)（如圖11），非線性的電學(xué)特性也得到了很好的抑制，但是由于電荷泵驅(qū)動(dòng)的時(shí)間失配與小量的電荷共享，圖12中還是有個(gè)比較大的尖峰，在關(guān)斷時(shí)也仍然存在時(shí)鐘饋通所造成的尖峰，在今后的研究中應(yīng)該在開(kāi)關(guān)管處加入一些匹配管電容來(lái)繼續(xù)加強(qiáng)抑制這種效應(yīng)。

參考文獻(xiàn)：

[1] Rhee. W， \"Design of high-performance CMOS charge pumps in phase-locked loops，\" Proceedings of the 1999 IEEE International Symposium on Circuits and Systems， ISCAS '99，Vol.2， June 1999， pp. 545-548.

[2] B. De Muer and M. S. J. Steyaert， \"A CMOS monolithic-controlled fractional-N frequency synthesizer for DCS-1800，\" IEEE J. Solid-State Circuits， Vol. 37， 2002， pp. 835-844.

[3] Yan W.S.T and Luong H.C，\"A 2-V 900-MHz monolithic CMOS dual-loop frequency synthesizer for GSM receivers，\"IEEE J. Solid-State Circuits， Vol.36， 2001， pp. 204-216.

[4] Y. S Tak， \"A 2-V 900-MHz monolithic CMOS dual-loop frequency synthesizer for GSM receivers，\" Master. Dissertation， Hong Kong University of Science and Technology， 1999.

[5] R. C Chang and L. C Kuo，\"A new low-voltage charge pump circuit for PLL，\" ISCAS 2000 Geneva on Circuits and Systems， Vol. 5， 28-31 May 2000， pp. 701-704.

[6] V. Kaenel， D. Aebischer， C. Piguet， and E. Dijkstra， \"A 320MHz， 1.5mW at 1.35V CMOS PLL for microprocessor clock generation，\"ISSCC Digest ofTechnical Papers， 1996.

[7] M. Johnson and E.Hudson， \"A variable delay line PLL for CPU-coprocessor synchronization，\" IEEE Journal of Solid-state Circuits， vol. 23， pp. 1218-1223， Oct.1988. IEEE Journal of Solid-State Circuits， vol. 27， pp. 1599-1607， Nov.1992.