吳結(jié)根　楊　俊

摘 要：介紹了用FPGA設(shè)計(jì)實(shí)現(xiàn)MIL-STD-1553B總線(xiàn)遠(yuǎn)程端點(diǎn)的數(shù)據(jù)鏈路層協(xié)議，整個(gè)設(shè)計(jì)采用自頂向下的方式，實(shí)現(xiàn)程序分為4個(gè)模塊，每個(gè)模塊獨(dú)立完成相關(guān)功能，最后通過(guò)頂層模塊完成信號(hào)連接。該設(shè)計(jì)采用VerilogHDL編寫(xiě)，通過(guò)Modelsim和Quartus Ⅱ完成仿真和綜合，最后在Altera公司Cyclone系列的FPGA上進(jìn)行了實(shí)現(xiàn)，并通過(guò)實(shí)際應(yīng)用對(duì)整個(gè)設(shè)計(jì)進(jìn)行了驗(yàn)證。

關(guān)鍵詞：1553B；總線(xiàn)接口；通信協(xié)議；FPGA；實(shí)現(xiàn)

中圖分類(lèi)號(hào)：TN915.05文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2009)03-163-04

Realization of 1553B Bus Remote Terminal′s Data Link Layer Protocol

WU Jiegen YANG Jun2

(1.Jiangxi Branch Co.,China Netcom Group,Nanchang,330025,China;2.Jiangxi Co.Ltd.,China Mobile Group,Nanchang,330009,China)

Abstract：The design and realization of MIL-STD-1553B bus remote terminal′s data link layer protocol through FPGA is introduced.The design realized by top-down mode is divided into four modules.Each module achieved some functions and final achieved the signal connection by the top module.The design is programmed by VerilogHDL,emulated by Modelsim,synthesized by QuartusII and final realized on the Altera′s Cyclone series FPGA is validated by practical application.

Keywords：1553B;bus interface;communication protocol;FPGA;realization

0 引 言

用于車(chē)輛、艦船、飛機(jī)等機(jī)動(dòng)平臺(tái)上的電子設(shè)備越來(lái)越多，并且越來(lái)越復(fù)雜。將電子設(shè)備加以有效的綜合，使之達(dá)到資源和功能共享已成為必然趨勢(shì)。電子綜合的支撐技術(shù)是聯(lián)網(wǎng)技術(shù)，而機(jī)動(dòng)平臺(tái)上的聯(lián)網(wǎng)技術(shù)不同于一般的局域網(wǎng)技術(shù)，它特別強(qiáng)調(diào)網(wǎng)絡(luò)的可靠性和實(shí)時(shí)性。1553B總線(xiàn)是在20世紀(jì)70年代末為適應(yīng)飛機(jī)的發(fā)展，由美國(guó)提出的飛機(jī)內(nèi)部的電子系統(tǒng)聯(lián)網(wǎng)標(biāo)準(zhǔn)；其后由于它的高可靠性和靈活性而在其他機(jī)動(dòng)平臺(tái)上得到了廣泛應(yīng)用。國(guó)內(nèi)上世紀(jì)80年代中期已開(kāi)始接觸這類(lèi)技術(shù)，目前它的研究與應(yīng)用范圍正在迅速擴(kuò)大。

1553B總線(xiàn)標(biāo)準(zhǔn)由美國(guó)軍方制定。支持該標(biāo)準(zhǔn)的協(xié)議芯片有DDC公司的BU-6517X，BU-615XX系列；HOLT公司的HI-61XX系列；UTMC公司的BCRTM等。這些芯片都集成了BC，RT，BM的功能，但是這些芯片都由美國(guó)公司生產(chǎn)，價(jià)格非常昂貴。為了能低成本地使用這種可靠性非常好的數(shù)據(jù)總線(xiàn)，采用FPGA設(shè)計(jì)并實(shí)現(xiàn)遠(yuǎn)程端點(diǎn)的數(shù)據(jù)鏈路層協(xié)議，通過(guò)外接一個(gè)總線(xiàn)收發(fā)器完成1553B遠(yuǎn)程端點(diǎn)協(xié)議芯片功能。

在電子設(shè)計(jì)領(lǐng)域，可編程邏輯器件的廣泛應(yīng)用為數(shù)字系統(tǒng)的設(shè)計(jì)帶來(lái)極大的靈活性，1片F(xiàn)PGA芯片可代替上百個(gè)IC電路。Altera公司開(kāi)發(fā)的Cyclone系列FPGA芯片價(jià)格便宜，功能強(qiáng)大，而且配套的開(kāi)發(fā)軟件Quartus Ⅱ更是集成了時(shí)序仿真、編譯、綜合、優(yōu)化等功能，這為實(shí)現(xiàn)1553B總線(xiàn)遠(yuǎn)程節(jié)點(diǎn)通信協(xié)議提供了有利條件。文中所實(shí)現(xiàn)的1553B總線(xiàn)遠(yuǎn)程端點(diǎn)數(shù)據(jù)鏈路層協(xié)議采用VerilogHDL語(yǔ)言編寫(xiě)；采用ModelSim仿真；采用Quartus Ⅱ編譯、綜合、優(yōu)化，并在Altera 的EP1C6系列FPGA上實(shí)現(xiàn)。

1 1553B總線(xiàn)及其接口功能

1553B的全稱(chēng)是：飛機(jī)內(nèi)部時(shí)分制指令/響應(yīng)式多路傳輸數(shù)據(jù)總線(xiàn)。它對(duì)物理層，如：傳輸介質(zhì)、屏蔽條件、耦合方式、阻抗匹配以及輸入輸入兼容性等都做了嚴(yán)格規(guī)范。1553B總線(xiàn)是以串行數(shù)據(jù)脈沖的形式進(jìn)行傳輸?shù)?，其?shù)據(jù)用雙相曼徹斯特碼的形式來(lái)表示，其傳輸速率為1 Mb/s。1553B數(shù)據(jù)總線(xiàn)上連接有3種類(lèi)型的節(jié)點(diǎn)：

(1) 總線(xiàn)控制器(BC)：控制總線(xiàn)上的數(shù)據(jù)傳輸；

(2) 遠(yuǎn)程終端(RT)：響應(yīng)BC命令，執(zhí)行相關(guān)操作；

(3) 總線(xiàn)監(jiān)視器(BM)：有選擇地接收數(shù)據(jù)總線(xiàn)上的信息并保存。

飛機(jī)上的每個(gè)子系統(tǒng)可以通過(guò)1553B總線(xiàn)連接到任何一個(gè)系統(tǒng)中并與其通信。

在總線(xiàn)上傳輸字有3種類(lèi)型：命令字、狀態(tài)字和數(shù)據(jù)字。每種字的字長(zhǎng)為20位，有效信息位為16位，每個(gè)字的前三位為同步字頭，最后一位為奇偶校驗(yàn)位。有效信息(16位)及奇偶校驗(yàn)位在總線(xiàn)上以曼徹斯特碼的形式進(jìn)行編碼，每位占的時(shí)間為1 μs。同步字頭占3位，或先正后負(fù)(命令字、狀態(tài)字)或先負(fù)后正(數(shù)據(jù)字)，正、負(fù)電平各占1.5 μs，即占同步頭位場(chǎng)的50%。由于系統(tǒng)類(lèi)型的不同，可辨別出命令字和狀態(tài)字，命令字由總線(xiàn)控制器發(fā)出，而狀態(tài)字由遠(yuǎn)程終端RT發(fā)出。

作為1553B總線(xiàn)的遠(yuǎn)程端點(diǎn)，應(yīng)完成以下功能：

(1) 將總線(xiàn)上的串行信息流轉(zhuǎn)換成微控制器可以處理的并行信息或者與之相反；

(2) 接收或者發(fā)送信息時(shí)，能夠識(shí)別或生成標(biāo)準(zhǔn)的1553B信息字；

(3) 完成與微控制器之間的信息交換，包括1553B信息地址的分配、命令字的譯碼或返回狀態(tài)字、發(fā)送數(shù)據(jù)字等。

1553B遠(yuǎn)程端點(diǎn)數(shù)據(jù)鏈路層協(xié)議需要完成上述的1553B遠(yuǎn)程端點(diǎn)的大部分功能，包括同步頭添加與檢測(cè)，曼徹斯特碼編解碼，命令字譯碼與接收數(shù)據(jù)字，狀態(tài)字反饋與收發(fā)數(shù)據(jù)字，數(shù)據(jù)緩沖以及與微控制器之間的接口等。整個(gè)數(shù)據(jù)鏈路層協(xié)議內(nèi)部采用寄存器控制的方式進(jìn)行操作，上層微控制器通過(guò)讀寫(xiě)實(shí)現(xiàn)程序的寄存器，以完成對(duì)協(xié)議的控制，而內(nèi)部操作也是根據(jù)相關(guān)寄存器的狀態(tài)來(lái)進(jìn)行的，因此設(shè)計(jì)時(shí)，首先定義相關(guān)寄存器，根據(jù)數(shù)據(jù)線(xiàn)的寬度，所有寄存器都定義為16位。

(1) 控制寄存器：它完成內(nèi)部時(shí)鐘、總線(xiàn)端口選擇、節(jié)點(diǎn)狀態(tài)設(shè)定、狀態(tài)字保留位、節(jié)點(diǎn)ID以及全局復(fù)位等狀態(tài)的設(shè)置和操作。

(2) 錯(cuò)誤寄存器(ER)：當(dāng)通信協(xié)議中出現(xiàn)了奇偶校驗(yàn)錯(cuò)誤，數(shù)據(jù)不連續(xù)錯(cuò)誤，接收數(shù)據(jù)個(gè)數(shù)錯(cuò)誤，接收FIFO錯(cuò)誤，發(fā)送FIFO錯(cuò)誤時(shí)就會(huì)置位其相關(guān)位，上層微控制器通過(guò)讀取ER就知道錯(cuò)誤的類(lèi)型。

(3) 狀態(tài)寄存器(SR)：SR中反映了當(dāng)前數(shù)據(jù)鏈路層協(xié)議的狀態(tài)，包括接收數(shù)據(jù)狀態(tài)、接收FIFO長(zhǎng)度、發(fā)送FIFO長(zhǎng)度、接收錯(cuò)誤狀態(tài)、中斷信號(hào)狀態(tài)nINT和nINTD。

(4) 接收命令字寄存器(RCR)：RCR用于保存當(dāng)前接收到的命令字。

(5) 發(fā)送矢量字寄存器(SVWR)：該寄存器用于存放總線(xiàn)控制器要求的矢量字，這個(gè)矢量字由微控制器寫(xiě)入。

(6) 接收同步字寄存器(SYNDR)：用于存放接收到的帶數(shù)據(jù)字同步命令中的數(shù)據(jù)字。