摘 要：設(shè)計了一種基于CMOS工藝設(shè)計的寬輸入范圍的Gilbert單元乘法器。通過在乘法器的輸入端加入有源衰減器和電位平移電路，增大了乘法器的輸入范圍(±4 V)。該乘法器采用TSMC 0.35 μm的CMOS工藝進行設(shè)計，并用HSpice仿真器對電路進行了仿真，得到了電源電壓為±4 V，以及線性電壓輸入范圍為±4 V時，非線性誤差小于1.0%，乘法運算誤差小于0.3%，x輸入端的-3 dB帶寬為470 MHz，y輸入端的-3 dB帶寬為4.20 GHz的良好結(jié)果，整個乘法器電路的功耗為2.82 mW。

關(guān)鍵詞：CMOS模擬乘法器;Gilbert單元;有源衰減器;寬輸入范圍

中圖分類號：5N403 文獻標識碼：B

文章編號：1004373X(2008)0114004

Optimized Design of a CMOS Analog Multiplier with Wide Input Range

DAI Hanbin，ZHANG Yuming，ZHANG Yimen，GUO Hui

(Key Lab of Education Ministry for Wide Band-Gap Semiconductor Materials and Devices，School of Microelectronics，Xidian University，Xi′an，710071，China)

Abstract：A Gilbert cell multiplier with wide input range has been designed based on TSMC 0.35 μm COMS techniques.The input range is expended by adding active attenuator and voltage transfer circuit into the input port of multiplier±4 V).The simulation results with HSpice show that nonlinearity error and computation error are less than 1.0 percent 0.3 percent respectively over ±4 V input range with ±4 V supply voltages，-3 dB bandwidths are 470 MHz for X input port and 420 GHz for Y input port respectively.The power consumption of this four-quadrant analog multiplier is 2.82 mW.

Keywords：CMOS analog multiplier;Gilbert cell;active attenuator;wide input range

1 引 言

四象限乘法器是現(xiàn)代信號處理系統(tǒng)中的重要組成單元，被廣泛地應(yīng)用于人工神經(jīng)網(wǎng)絡(luò)、鎖相環(huán)、頻率變換混頻器、自適應(yīng)濾波器及其他信號處理系統(tǒng)中。絕大多數(shù)集成模擬乘法器均采用著名的Gilbert 乘法單元，他以其便于集成、低功耗和較好的端口隔離度等優(yōu)點被廣泛地應(yīng)用于各種信號處理電路中^[1]。但是普通的Gilbert 單元的MOS 型乘法器有幾個明顯的缺陷^[2]：首先，隨著CMOS工藝尺寸的不斷縮小，為了保證MOS管工作在飽和區(qū)，必須限制信號的線性輸入范圍，這就對輸入信號的范圍有了更為苛刻的要求；其次，這種電路基于電壓模式，頻率響應(yīng)有限，高頻性能受到限制，-3 dB響應(yīng)一般小于10 MHz。

近年來，國內(nèi)外已開發(fā)出一些適用于低壓低功耗工作的CMOS 四象限模擬乘法器，但無論這些乘法器結(jié)構(gòu)如何改變，均采用了MOS 管的線性區(qū)特性或飽和區(qū)特性，而且一般存在兩個問題^[3，4]：首先，使用基于MOS管線性區(qū)特性的乘法器具有較好的諧波性能^[3]，但其頻率響應(yīng)十分有限；而基于MOS 管飽和區(qū)平方律特性的乘法器的頻率響應(yīng)特性雖然較好，但對信號線性輸入范圍有較為嚴格的限制^[4]。所以，要使乘法器工作在更大的輸入范圍下，并且具有良好的頻率特性，就必須加入信號衰減電路或?qū)ζ溥M行優(yōu)化^[5]。目前，一般選擇衰減補償法^[7](Attenuation-Compensation)來擴大輸入信號范圍，并使用自反饋^[8](active feedback)電路來提高電路的頻率特性。但是這兩種方法都需要另外設(shè)計電路提供偏置電壓，并且衰減補償法限制了整個電路的頻率響應(yīng)，不適合用在高頻信號的處理系統(tǒng)中。而自反饋法結(jié)構(gòu)較為復(fù)雜，并且輸入信號的動態(tài)范圍較小。

本文設(shè)計了一種簡單的采用有源衰減器和電位平移電路擴大輸入信號的線性范圍和提升整個電路的頻率響應(yīng)，并采用TSMC 0.35 μm的工藝模型對整個電路進行優(yōu)化設(shè)計，得到了較好的結(jié)果。

2 工作原理

[BT3]2.1 Gilbert乘法單元

有源雙平衡混頻器核心——Gilbert 單元結(jié)構(gòu)^[6]如圖1所示。這種結(jié)構(gòu)主要有跨導晶體管(M5，M6)和開關(guān)管(M1，M2，M3，M4)組成。跨導晶體管放大從其柵極輸入的Y信號，開關(guān)管的柵極引入X信號，通過調(diào)節(jié)開關(guān)管控制差分對，并調(diào)節(jié)尾電流導引整個電路完成工作。

Gilbert 乘法單元的工作原理如下：假設(shè)所有的MOS管均工作在飽和區(qū)，其流過各個MOS管的電流為：

2.2 有源衰減器電路

普通的MOS 管Gilbert單元乘法器是基于MOS管工作在飽和區(qū)的平方律特性而實現(xiàn)的，為了保證其中所有的MOS管都工作在飽和區(qū)，必須對輸入信號的線性輸入范圍進行限制。普通的MOS 管Gilbert單元乘法器的輸入范圍很小，所以，必須采用特殊電路來擴大其輸入范圍。本文采用有源衰減器來提高CMOS 跨導放大器和四象限乘法器的信號處理能力，對輸入信號進行衰減，并通過電位平移電路將衰減后的信號進行電位平移，通過對信號的預(yù)處理來優(yōu)化電路的性能。

3 設(shè)計結(jié)果和討論

本文采用TMSC 0.35 μm的CMOS工藝進行設(shè)計，并用HSpice 2005.03對電路進行了仿真和優(yōu)化，仿真結(jié)果如下:

圖4為VX，VY從-4~+4 V，步長為0.5 V時的直流傳輸曲線，整個乘法器靜態(tài)功耗為2.82 mW，最大非線性誤差小于1%，乘法運算誤差小于0.3%，具有很好的線性度和較高的精度。

對比文獻[7]中衰減補償法乘法器的直流傳輸特性曲線，可以明顯看出文獻[7]中的乘法器Vx同在±4 V的輸入范圍內(nèi)，VY的輸入范圍較小，只有±0.8 V，而且線性度較差，乘法誤差較大。

圖5為VX=4 V(AC)，VY=4 V(DC)；以及VY=4 V (AC)，VX=4 V (DC)的頻率特性曲線， -3 dB帶寬分別為470 MHz和4.2 GHz，帶寬較寬，頻率特性良好，可以處理高頻信號。但Y端頻率響應(yīng)有突起，可能是由于電路的非對稱性所引起的。

與文獻[8]中的自反饋乘法器的頻率特性曲線相比，可以清楚地看出，文獻[8]中的乘法器的-3 dB帶寬較小，但曲線平滑度較本乘法器好，適用于處理微弱信號，但對較高頻率的信號的處理能力較弱。

我們模擬了該乘法器作為AM調(diào)制器的應(yīng)用情況。VX端輸入峰-峰幅度為4 V，頻率為1 MHz的正弦波，VY端輸入峰-峰幅度為4 V，頻率為30 MHz的正弦波的信號時，乘法器的輸出波形。

整體來說，本乘法器較好地完成了對模擬信號的相乘處理功能，并在保證乘法功能實現(xiàn)以及非線性誤差較小小于0.1%)的前提下，將信號的輸入范圍擴大到±4 V，將單邊帶寬增大至420 MHz和4.20 GHz，并經(jīng)仿真驗證成功。但本乘法器的不足之處在于電源電壓較高(±4 V)，電源電壓減小后，乘法器的非線性誤差將會增大。分析其原因，可能是有源衰減器供電不足，無法保證MP1管和MP2管的工作狀態(tài)，從而衰減功能出現(xiàn)混亂，使得信號誤差增大。

4 結(jié) 語

本文提出了一種結(jié)構(gòu)簡單的寬輸入范圍的CMOS四象限模擬乘法器。采用有源衰減器和電位平移電路使得電路的線性輸入范圍得到了改善，使其具有較大的線性輸入范圍和較大的-3 dB帶寬。采用TMSC 0.35 μm設(shè)計實現(xiàn)了±4.0 V輸入的CMOS四象限模擬乘法器，通過 HSpice仿真表明，在較寬的輸入范圍內(nèi)，該乘法器擁有較好的線性相乘結(jié)果、較低的誤差以及較大的-3 dB帶寬，在大輸入信號，高頻模擬信號的處理系統(tǒng)中，有望得到廣泛的應(yīng)用。

參 考 文 獻

［1］Jinsung Park，Chang-Ho Lee，Byung-Sung Kim，et al.Design and Analysis of Low Flicker-Noise CMOS Mixers for Direct-Conversion Receivers[J].IEEE Transactions on Microwave Theory and Techniques，2006，54(12):4 372-4 380.

［2］Razavi B.Design of Analog CMOS Integrated Circuits [M].New York:McGraw Hill，2001.

［3］CobanA L，Allen P E.Low Voltage Four Quadrant Analogue CMOS Multiplier[J].Electronics Lett.，1999，30(13):1 044-1 045.

［4］Liu S I.Low Voltage CMOS Four Quadrant Multiplier[J].Electronics Lett.，1999，30(25):2 125-2 126.

［5］Chen Chunhong，Li Zheng.A Low-power CMOS Analog Multiplier，Circuits and Systems:Express Briefs[J].IEEE Transactions on see also Circuits and Systems:Analog and Digital Signal Processing，IEEE Transactions on，2006，53(2):100-104.

［6］Kaewdang K，F(xiàn)ongsamut C，Surakampontorn W.A Wide-band Current-mode OTA-based Analog Multiplier-divider.Circuits and Systems，2003.ISCAS ′03.Proceedings of the 2003 International Symposium on，2003:349-352.

［7］Ming Da Tsai，Chin Shen Lin，Chi-Hsueh Wang，et al.A CMOS Analog Multiplier and Mixer Based on Attenuation-compensation Technique.Radio Frequency Integrated Circuits (RFIC) Symposium，2004.Digest of Papers，2004(6):417-420.

[JP2]［8］Huang Zhangcai，Inoue Yasuaki，Yu Hong，et al.A Wide Dynamic Range Four-Quadrant CMOS Analog Multiplier Using Active Feedback.Circuits and Systems，2006.APCCAS 2006.IEEE Asia Pacific Conference on，2006:708-711.[JP]

[JP2]［9］Boonchu B，Surakampontorn W.A New NMOS Four-quadrant Analog Multiplier.Circuits and Systems，2005.ISCAS 2005.IEEE International Symposium on，2005(2):1 004-1007.[JP]



作者簡介

戴瀚斌 男，1983年出生，在讀研究生。主要從事模擬集成電路的研究工作。

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文?！?/p>