摘 要：中頻信號數(shù)字化處理技術(shù)是雷達(dá)數(shù)字化的關(guān)鍵，介紹了一種基于A/D和DSP的中頻信號采集技術(shù)，給出了數(shù)據(jù)采集系統(tǒng)的原理和框圖，并對AD與DSP的接口電路進(jìn)行了分析。實際設(shè)計表明，用FIFO作為兩者之間的接口可以產(chǎn)生很好的效果，DSP通過CPLD對采樣時序進(jìn)行控制，增加了系統(tǒng)的靈活性，為雷達(dá)中頻信號數(shù)字化處理提供了一個可行的方法。



關(guān)鍵詞：中頻信號；DSP；數(shù)據(jù)采集；FIFO

中圖分類號：TP274 文獻(xiàn)標(biāo)識碼：B

文章編號：1004373X(2008)0109303

Intermediate Frequency Signal Acquisition Technology Based on TMS320C6713



LI Xiangping1，LI Yakun1，LI Shizhong1，TIAN Zhenhua2

(1.Naval Aeronautical Engineering Institute，Yantai，264001，China;2.91515 Armies，Sanya，572016，China)



Abstract：The intermediate frequency signal digitize processing technology is the key of radar digitize，and introduces one kind of data acquisition technology of intermediate frequency signal based on a high speed of A/D and DSP，and displayes the principle and the block diagram of data acquisition system，and analyzes the interface circuit to A/D and DSP.The real design indicates that can give rise to very good effect with FIFO as the interface between both，DSP controls by way of CPLD to order during sampling，and increases the flexibility of system，and provides a feasible method for the radar intermediate frequency signal digitize.



Keywords：IF signal;DSP;data acquisition;FIFO



1 引 言

在雷達(dá)、通信系統(tǒng)應(yīng)用中，信號的接收系統(tǒng)都是至關(guān)重要的組成部分。由于數(shù)字電路沒有模擬電路中那樣的溫度漂移、增益變化或直流電平漂移，信號處理更穩(wěn)定可靠。若在信號處理中采用高分辨率的譜估計技術(shù)，可以獲得精度非常高的頻率分辨率，這都是模擬式接收機(jī)不能獲得的優(yōu)點。但受到硬件器件發(fā)展的約束，中頻數(shù)字化接收成為了接收系統(tǒng)發(fā)展的首選^[1]。在中頻引入數(shù)字信號處理，能使接收系統(tǒng)的靈活性和可靠性大大提高，改變傳統(tǒng)雷達(dá)、通信系統(tǒng)的概念，使系統(tǒng)更具通用性。

長期以來，高速A/D與目前現(xiàn)有的數(shù)字信號處理器(主要是DSP)能力之間的瓶頸一直限制了數(shù)字接收實時、軟件化的發(fā)展。近年來由于集成技術(shù)的飛速發(fā)展，特別是 FPGA等器件性能的極大提高及其廣泛應(yīng)用，使數(shù)字接收機(jī)的實現(xiàn)完全成為可能，并且其研發(fā)、制造的成本也大幅下降。

對于反艦導(dǎo)彈末制導(dǎo)雷達(dá)，中頻信號分為和、差兩路，高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進(jìn)行采集。對于兩路數(shù)據(jù)采集電路，A/D與DSP的接口連接是一樣的。兩個A/D同時將和路與差路信號采樣，并分別送入兩個FIFO，DSP分時從兩個FIFO中讀出采集的數(shù)據(jù)，完成數(shù)據(jù)的采集。

2 系統(tǒng)方案設(shè)計

2.1 采樣方式選擇

根據(jù)ADC在數(shù)字接收機(jī)中的位置，中頻信號采集有3種實現(xiàn)方式：

射頻低通采樣方式[HTSS] 該方式是最理想的接收機(jī)方案，從天線進(jìn)來的信號經(jīng)過放大后直接由A/D進(jìn)行采樣數(shù)字化，對A/D的性能(如轉(zhuǎn)換速率、工作帶寬、動態(tài)范圍等)提出了非常高的要求，同時對后續(xù)DSP的處理速度要求也特別的高，因為射頻低通采樣所需的采樣速率至少是射頻工作帶寬的2倍。

射頻帶通采樣方式[HTSS] 這種方式整個接收前端不是全開的，而是由帶寬相對較窄的電調(diào)濾波器選擇所需信號，然后再放大，進(jìn)行帶通采樣。這樣不僅有助于提高通道信噪比，也有助與改善動態(tài)范圍。此結(jié)構(gòu)對A/D的采樣速率的要求不高，對后續(xù)DSP的處理速度要求也可以隨之大大降低，這將是未來軟件無線電發(fā)展的主流。但在這種采樣方式中，對前置電調(diào)濾波器和高工作帶寬的ADC要求很高，目前依然難以實現(xiàn)。

寬帶中頻帶通采樣方式[HTSS] 這種方式采用了多次混頻體制或叫超外差體制，是這三種方式中最容易實現(xiàn)的，對器件的性能要求最低。經(jīng)過混頻，將射頻信號變換為中頻IF信號，在寬帶ADC前可用一個中心頻率固定的高性能抗混疊濾波器，濾除帶外無用信號，并可在中放級實現(xiàn)自動增益控制，獲得最大信號增益，減輕帶內(nèi)信號過載的可能性。

綜合比較三種方式，第三種方式雖然靈活性和擴(kuò)展性相較前兩種較差，但卻是最易實現(xiàn)和切實可行的方案，所以中頻采集系統(tǒng)采用第三種方式實現(xiàn)，具體實現(xiàn)結(jié)構(gòu)如圖1所示。

2.2 采樣時鐘選擇

采樣時鐘的選擇需要考慮以下幾個問題:

(1) 采樣時鐘必須遵循低通采樣定理或帶通采樣定理，以保證信號經(jīng)采樣后的頻譜不會出現(xiàn)混疊；

(2) 混頻后的信號頻譜間間隔不能太窄，以利于后端數(shù)字濾波器的設(shè)計；

(3) 在器件指標(biāo)允許的情況下盡量提高采樣率，以提高信噪比，同時還有利于DDC模塊中濾波器的設(shè)計；

根據(jù)中頻信號特征和系統(tǒng)的要求，確定采樣時鐘為50 MHz，輸出數(shù)據(jù)率為125 MHz。

2.3 系統(tǒng)硬件框圖

數(shù)據(jù)采集系統(tǒng)由A/D，F(xiàn)IFO，CPLD以及數(shù)字信號處理板組成，圖2表示了采集系統(tǒng)的組成框圖。

系統(tǒng)中，和路與差路中頻信號都是模擬中頻信號，經(jīng)過A/D芯片將模擬信號變成數(shù)字信號，再經(jīng)過FIFO芯片，將采集到的數(shù)據(jù)送入DSP模塊。數(shù)字信號處理板中的處理器是DSP，DSP的數(shù)據(jù)線和兩片F(xiàn)IFO的數(shù)據(jù)線連接，同時也和CPLD連接，地址線和CPLD連接。兩片F(xiàn)IFO芯片的讀寫控制邏輯由一個CPLD進(jìn)行控制。DSP通過PCI控制器與PCI總線連接，通過總線進(jìn)行通信。

3 芯片簡介

3.1 TMS320C6713^[2]

本模塊的DSP芯片選用TI公司的浮點數(shù)字信號處理器TMS320C6713。TMS320C6713內(nèi)有8個并行的處理單元，分為相同的兩組。其體系結(jié)構(gòu)采用超長指令字(VeloeiTM Advanced Very Long Instruction Word，VLIW)結(jié)構(gòu)，單指令長32 b，8個指令組成一個指令包，總共字長為8×32=256 b。芯片內(nèi)部設(shè)置了專門的指令分配模塊，可以將每個256 b的指令包同時分配到8個處理單元，并由8個單元同時運行。芯片的最高時鐘頻率達(dá)225 MHz，其最大處理能力可以達(dá)到1 800 MIPS。TMS320C6713的以上特點，保證了后端信號處理的實時性，能滿足本系統(tǒng)的性能要求。

3.2 AD6644高速模數(shù)轉(zhuǎn)換器

AD6644是一種單片式的高速、高性能的14位模數(shù)轉(zhuǎn)換器，內(nèi)含采樣保持電路和基準(zhǔn)源，他提供兼容33 VCMOS電平輸出，采樣速率最高可達(dá)到65 MSPS，一般采樣速率40 MSPS，其信噪比典型值為74 dB，無雜散動態(tài)范圍SFDR為100 dB，功耗為13 W，輸入模擬帶寬可達(dá)250 MHz，溫度范圍為-25~+85 ℃。AD6644采用三級子區(qū)式的轉(zhuǎn)換結(jié)構(gòu)，既保證了精度又降低了功耗，其功能框圖如圖3所示。

3.3 FIFO存儲器IDT72V253

FIFO存儲器允許數(shù)據(jù)以不同的速率寫入和讀出，IDT72V253是一種高速的4 096 words×18 b的FIFO器件，他最高可達(dá)到166 MHz的處理速度，其數(shù)據(jù)寫入時間和數(shù)據(jù)讀出時間均為10 ns。當(dāng)鎖入的字?jǐn)?shù)超過4 096時，存儲器進(jìn)入滿狀態(tài)。FIFO的狀態(tài)可通過狀態(tài)位：滿(FF/IR)、空(EF/OR)、半滿(HF)、PAE和PAF來獲得，其功能框圖如圖4所示。

4 系統(tǒng)硬件實現(xiàn)

4.1 接口設(shè)計^[3，4]

AD6644是14位模數(shù)轉(zhuǎn)換器，IDT72V253是18位FIFO，TMS320C6713的數(shù)據(jù)總線是32位，所以IDT72V253和TMS320C6713只需接低14位的D0～D13。由于FIFO的先入先出特殊結(jié)構(gòu)，系統(tǒng)中不需要任何地址線的參與，大大簡化了電路。AD采樣所得數(shù)據(jù)要實時送入FIFO，因此兩者的寫時鐘頻率必須一樣，且AD6644和IDT72V253的最小時鐘輸入都是10 ns，操作起來統(tǒng)一、方便。CPLD選用Xilinx公司XC95144XL-TQ144，用他實現(xiàn)四二輸入與門，把TMS320C6713的通用緩沖串口中的DX，F(xiàn)SX配置為通用輸出口(GPIO)，對這個四二輸入與門的通斷進(jìn)行控制，從而對A/D和FIFO的寫時鐘進(jìn)行控制。由于外部FIFO占用著TMS320C6713的CE0空間，所以讀信號的邏輯關(guān)系為：R=CE0+ARE，TMS320C6713的CE0和ARE相與后與IDT72V253的RCLK相連，為FIFO提供讀時鐘(CE0和ARE相與由XC95144XL-TQ144完成)。TMS320C6713的CLKX與IDT72V253 的復(fù)位信號PRS相連用以復(fù)位FIFO。接口框圖如圖5所示。

4.2 時序設(shè)計

通過兩個與門分別對A/D和FIFO的寫時鐘進(jìn)行控制，因為AD6644從模擬輸入開始到該次轉(zhuǎn)換的數(shù)據(jù)出現(xiàn)在輸出口上需要4個時鐘周期，并且在高速度采樣時導(dǎo)線的延時效果會非常明顯，若把AD和FIFO的時鐘連在一起，很可能過多地采到無效數(shù)據(jù)。分開控制以后，通過軟件延時，可以方便地分別對AD和FIFO的時鐘進(jìn)行控制，調(diào)試起來相當(dāng)方便，力圖把采到無效數(shù)據(jù)的位數(shù)減至最低。采樣時，通過程序使DX和FSX輸出為1，此時采樣脈沖與DX、FSX相與后被分別送入AD6644的時鐘輸入ENCODE和IDT72V253的寫時鐘輸入WCLK。此時AD開始工作，且不斷將轉(zhuǎn)換數(shù)據(jù)送至自己的輸出口D0～D7。當(dāng)寫使能WEN為低的時候，AD輸出口上的數(shù)據(jù)在WCLK的上升沿被依次寫入FIFO。AD和FIFO每來一次脈沖，便完成一次模數(shù)轉(zhuǎn)換并把數(shù)據(jù)順序存入FIFO。使IDT72V253的LD為高、FSEL0為低、FSEL1為高時，IDT72V253經(jīng)過主復(fù)位后，偏移值n、m為默認(rèn)值31，每個雷達(dá)回波脈沖采樣31個點后，此時存儲器幾乎滿標(biāo)志PAF輸出低電平(在未到31時輸出高電平)。把此標(biāo)示接到TMS320C6713的外部中斷INT0上，利用他由高到低的變化產(chǎn)生中斷，以表明一組數(shù)據(jù)采集完成。

在中斷中，DSP首先迅速關(guān)閉采樣脈沖信號(使DX和FSX的輸出為0)，停止AD和FIFO的工作。TMS320C6713的CE0和ARE相與后與FIFO的讀輸入RCLK接在一起，DSP每執(zhí)行一次I/O讀操作，R=CE0+ARE便向RCLK發(fā)出一脈沖。把FIFO讀使能REN置為低，同時連續(xù)執(zhí)行31次I/O讀操作，數(shù)據(jù)便依次從IDT72V253送入TMS320C6713，整個數(shù)據(jù)采集工作就此完成。在進(jìn)行第二次數(shù)據(jù)的采集前，最好將IDT72V253先復(fù)位，把TMS320C6713通用緩沖串口的CLKX配置為通用輸出口，給IDT72V253的PRS引腳輸入一個不小于10 ns的低脈沖，即在DSP的CLKX引腳輸出一個低脈沖，這樣可以更充分地保證FIFO的讀、寫指針的穩(wěn)定。

4.3 高速數(shù)據(jù)采集電路PCB設(shè)計

以ADC為核心的數(shù)據(jù)采集板屬模擬、數(shù)字混合信號電路，相應(yīng)的印制板設(shè)計屬于模擬、數(shù)字混合信號PCB設(shè)計。在這種PCB設(shè)計中，首要的問題是要防止數(shù)字部分對模擬部分的干擾，其次是要降低板內(nèi)元件、布線間的寄生耦合、輻射等干擾。良好的PCB設(shè)計是數(shù)字采集板正常上作，并達(dá)到預(yù)期性能的基本保證。

高速電路中系統(tǒng)邏輯和時鐘頻率的提高和信號邊沿的變陡，產(chǎn)生串?dāng)_、反射、振鈴等現(xiàn)象，印制電路板的線跡互連和板層特性將對系統(tǒng)電氣性能產(chǎn)生重大影響。對于低頻設(shè)計，線跡互連和板層特性的影響可以不考慮，當(dāng)頻率超過50 MHz時，印制電路板上的分布參數(shù)必須加以考慮，為了抑制高頻效應(yīng)，高速電路一般都采用多層印制板。對于模擬數(shù)字混合電路來說，采用多層印制板還有利于提高模擬部分的抗干擾特性，從而提高模擬信號的質(zhì)量。基于AD6644的數(shù)據(jù)采集板采用了六層板的結(jié)構(gòu)。

數(shù)據(jù)采集系統(tǒng)中數(shù)字部分對模擬部分的干擾是系統(tǒng)的主要誤差源之一^[5]，為了消除這一干擾，必須對電源和地做出合理的安排。A/D變換器應(yīng)作為模擬器件對待，在ADC芯片內(nèi)部數(shù)字地和模擬地通常是彼此分離的，必須在芯片外部將其接通，并且應(yīng)使連通后的模擬地和數(shù)字地引腳之間的阻抗盡可能小，否則會使數(shù)字噪聲通過模擬地和數(shù)字地引腳之間的寄生電容耦合到模擬部分。在高速系統(tǒng)的實現(xiàn)中，大面積的地是最基本，也是最重要的因素之一。大面積的地除了可以對外部干擾和內(nèi)部高頻干擾有屏蔽作用之外，他也是微帶傳輸線的一個組成部分，為高頻信號提供了最短的回流路徑。地層應(yīng)安排在信號層的下方，并且應(yīng)使其盡可能地完整，盡可能減少過孔數(shù)量。電源層應(yīng)分離為模擬電源部分和數(shù)字電源部分，采用線性電源供電，并精心安排濾波電路，減少電源干擾。

在高速數(shù)字電路中，由于信號線之間存在分布電容和電感，因此會造成信號的反射、竄擾和噪聲。為了降低這些因素對系統(tǒng)性能的影響，應(yīng)使信號走線盡量短，采用20~30 Ω的串聯(lián)匹配電阻來抑制反射效應(yīng)，平行信號線之間的間距大于3倍線寬可以有效地防止竄擾的影響。

5 結(jié) 語

介紹了一種基于TMS320C6713中頻信號采集系統(tǒng)的硬件電路及原理，通過實際設(shè)計表明，在DSP高速數(shù)據(jù)采集系統(tǒng)中，采用FIFO器件作為AD與DSP之間的橋梁，可以根據(jù)具體需要靈活設(shè)置FIFO的各個標(biāo)志，使其具有很強(qiáng)的外部接口能力，并且通過軟件很容易調(diào)整A/D，F(xiàn)IFO和DSP的操作時序，增強(qiáng)了操作的靈活性，起到了很好的數(shù)據(jù)緩沖作用，保證了數(shù)據(jù)采集的安全可靠。系統(tǒng)硬件具有結(jié)構(gòu)簡單、性能可靠的特點，軟件具有控制靈活，程序調(diào)試方便等優(yōu)點。

參 考 文 獻(xiàn)

［1］黃河.基于TMS320C6201DSP的信號處理平臺及實現(xiàn)[D].成都:電子科技大學(xué)，2003.

［2］李方慧，王飛，何佩琨.TMS302C6000系列DSPS原理與應(yīng)用[M].北京:電子工業(yè)出版社，2003.

［3］武曉東，戴波.基于FIFO的高速A/D和DSP接口設(shè)計[J].北京石油化工學(xué)院學(xué)報，2006，14(2):26-29.

［4］聞路紅，童衛(wèi)旗，陳桂林.用FIFO設(shè)計A/D與DSP之間的接口[J].國外電子元器件，2004(2):26-28.

［5］楊濤.高速高精度數(shù)據(jù)采集系統(tǒng)的研制[D].成都:電子科技大學(xué)，2004.



作者簡介

李相平 男，1963年出生，山東淄博人，博士生導(dǎo)師。主要從事末制導(dǎo)雷達(dá)信號處理方面的研究。

李亞昆 男，1980年出生，江西高安人，碩士研究生。主要從事末制導(dǎo)雷達(dá)數(shù)字化方面的研究。

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文?！?/p>