摘 要：介紹了基于PCI總線的雷達(dá)高度表硬件仿真平臺(tái)設(shè)計(jì)，給出了該平臺(tái)的整體硬件結(jié)構(gòu)及軟件結(jié)構(gòu)，對(duì)該平臺(tái)的具體實(shí)現(xiàn)進(jìn)行了較詳細(xì)的介紹，分析了該硬件仿真平臺(tái)，并最終在該平臺(tái)上實(shí)現(xiàn)了LFMCW雷達(dá)高度表算法的硬件仿真，體現(xiàn)了該硬件仿真平臺(tái)在評(píng)估具體工程算法可行性中的作用。



關(guān)鍵詞：PCI總線；雷達(dá)高度表硬件仿真平臺(tái)；FFT；Chirp[CD#*2]Z算法

中圖分類號(hào)：TN95 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004373X(2008)0108703

Design of Simulation Platform in Radar Altimeter Based on PCI Bus



WANG Wen，SHI Qiuhong，CHEN Jiehe，LUO Feng

(National Key Lab.of Radar Signal Processing，Xidian University，Xi′an，710071，China)



Abstract：In this paper，the design of simulation platform in Radar Altimeter based on PCI bus is introduced.The hardware and software architecture of this platform is provided.The practical implementation of the platform is described in detail.The hardware simulation of LFMCW Radar Altimeter is realized on this platform，which demonstrates the effect of hardware simulation platform in evaluating the feasibility of algorithm.



Keywords：PCI bus;hardware simulation platform in radar altimeter;FFT;Chirp[CD#*2]Z algorithm



1 引 言

隨著數(shù)字技術(shù)的不斷快速發(fā)展，信號(hào)處理的算法越來(lái)越復(fù)雜，在工程實(shí)現(xiàn)前需經(jīng)算法仿真，驗(yàn)證算法的工程可實(shí)現(xiàn)性。傳統(tǒng)上，先使用Matlab仿真算法，再設(shè)計(jì)系統(tǒng)電路板進(jìn)行工程上算法的驗(yàn)證，然后再進(jìn)行算法改進(jìn)。而根據(jù)軟件無(wú)線電的思想，則可以設(shè)計(jì)一個(gè)標(biāo)準(zhǔn)的硬件平臺(tái)，然后在硬件平臺(tái)上仿真驗(yàn)證算法的工程可實(shí)現(xiàn)性，進(jìn)行軟件和硬件的交叉聯(lián)合仿真，從而找到較好的算法實(shí)現(xiàn)。在標(biāo)準(zhǔn)的硬件平臺(tái)上，可以通過(guò)靈活的軟件編程來(lái)適應(yīng)任務(wù)和算法的變化。

本文針對(duì)這些技術(shù)要求，在以DSP和FPGA為結(jié)構(gòu)的基礎(chǔ)上設(shè)計(jì)了雷達(dá)高度表硬件仿真平臺(tái)。因?yàn)樵撓到y(tǒng)具有FPGA和DSP兩種數(shù)字信號(hào)處理器件，結(jié)構(gòu)靈活，可以充分發(fā)揮不同處理部件的優(yōu)越性，便于完成高速實(shí)時(shí)處理任務(wù)，再加上系統(tǒng)基于PCI總線^[1]，可以通過(guò)靈活的軟件編程來(lái)適應(yīng)任務(wù)和算法的變化。并在該硬件仿真平臺(tái)上證明了基于FFT和Chirp[CD#*2]Z的算法在LFMCW(線性調(diào)頻連續(xù)波，Linear Frequency Modulation Continuous Wave)雷達(dá)高度表中是可行的，體現(xiàn)了該硬件仿真平臺(tái)在評(píng)估具體工程算法可行性中的作用。

2 雷達(dá)高度表硬件仿真平臺(tái)結(jié)構(gòu)

2.1 雷達(dá)高度表硬件仿真平臺(tái)總體結(jié)構(gòu)

雷達(dá)高度表硬件仿真平臺(tái)由雷達(dá)高度表差拍信號(hào)源、PCI板卡及PC機(jī)組成，如圖1所示。其中雷達(dá)高度表差拍信號(hào)源可以由DDS模擬產(chǎn)生，還可以由信號(hào)產(chǎn)生卡如CG4300產(chǎn)生；PCI板卡是該硬件仿真平臺(tái)的核心部分，其具體構(gòu)造如圖2所示，主要的信號(hào)處理工作均在該P(yáng)CI板卡中實(shí)現(xiàn)；PC機(jī)主要為該用戶提供人機(jī)交互的界面，使用者可以通過(guò)PC機(jī)上的應(yīng)用軟件對(duì)PCI板卡及雷達(dá)高度表差拍信號(hào)源進(jìn)行控制，并最終在PC機(jī)上顯示仿真結(jié)果。

2.2 PCI板卡的總體結(jié)構(gòu)

PCI板卡主要有前端A/D電路，F(xiàn)PGA、DSP及PCI接口電路，其中A/D采用ADI公司的AD6645，F(xiàn)PGA采用Altera公司Cyclone II系列的器件，DSP采用ADI公司高性能的TS101，PCI接口芯片采用PLX公司的PCI9054^[2]。PCI板卡的硬件原理框圖如圖2所示。

3 LFMCW雷達(dá)高度表信號(hào)處理算法的實(shí)現(xiàn)

3.1 LFMCW雷達(dá)高度表信號(hào)處理流程

雷達(dá)高度表差拍信號(hào)經(jīng)AD6645采樣后，在FPGA內(nèi)部經(jīng)過(guò)預(yù)處理，然后通過(guò)鏈路口送到DSP(TS101)中，信號(hào)處理的主要運(yùn)算都是在DSP部分實(shí)現(xiàn)的。DSP處理后的數(shù)據(jù)在經(jīng)過(guò)鏈路口送回FPGA，F(xiàn)PGA再將數(shù)據(jù)通過(guò)PCI總線送到主機(jī)中，在應(yīng)用程序中以動(dòng)畫(huà)的形式顯示飛機(jī)高度的變化。

3.2 FPGA的時(shí)序控制工作

由于該系統(tǒng)采用大規(guī)?？删幊踢壿嬈骷﨔PGA，因此該系統(tǒng)的大部分硬件功能均在FPGA內(nèi)部實(shí)現(xiàn)，其實(shí)現(xiàn)的邏輯框圖如圖3所示。

FPGA時(shí)序控制的主要工作：根據(jù)主機(jī)傳來(lái)的命令，實(shí)現(xiàn)A/D采樣的時(shí)序控制，對(duì)A/D采樣數(shù)據(jù)進(jìn)行預(yù)處理；模擬DSP的鏈路口^[3，4]，實(shí)現(xiàn)FPGA和DSP之間的通信；實(shí)現(xiàn)PCI接口控制邏輯，以保證和主機(jī)之間進(jìn)行正確的通信。

3.3 DSP中的信號(hào)處理算法流程框圖

信號(hào)處理的主要工作都是在TS101芯片里面進(jìn)行，其包括對(duì)FPGA送來(lái)的數(shù)據(jù)進(jìn)行定點(diǎn)變浮點(diǎn)運(yùn)算，使用FFT粗測(cè)高度，然后在頻譜前沿一定范圍內(nèi)采用Chirp[CD#*2]Z算法進(jìn)行局部頻域細(xì)化以提高測(cè)高精度^[5]。TS101中的信號(hào)處理流程框圖如圖4所示。

DSP算法中最重要的部分是Chirp[CD#*2]Z算法， Chirp[CD#*2]Z算法的原理請(qǐng)參考相關(guān)數(shù)字信號(hào)處理的書(shū)籍。實(shí)現(xiàn)流程如圖5所示。

3.4 TS101中信號(hào)處理算法的實(shí)現(xiàn)

整個(gè)LFMCW高度表信號(hào)處理的主要運(yùn)算都是在DSP部分實(shí)現(xiàn)的。在DSP內(nèi)部其算法主要是FFT，Chirp[CD#*2]Z變換。TS101芯片提供的軟件開(kāi)發(fā)環(huán)境里面有FFT的標(biāo)準(zhǔn)程序，可以直接調(diào)用。因此本文主要介紹Chirp[CD#*2]Z算法在DSP的TS101芯片平臺(tái)上實(shí)現(xiàn)。算法流程圖如圖6所示。

DSP算法的具體步驟如下：

(1) 對(duì)輸入序列加權(quán)，權(quán)值事先已計(jì)算好，以數(shù)據(jù)文件形式存儲(chǔ)，由DSP調(diào)用。

(2) 調(diào)用標(biāo)準(zhǔn)FFT程序，對(duì)加權(quán)后的序列進(jìn)行處理，然后求復(fù)共軛。

(3) 將上一步處理后的結(jié)果和FFT1NhL(n)做復(fù)數(shù)乘法，然后調(diào)用標(biāo)準(zhǔn)FFT程序，最后對(duì)FFT結(jié)果求復(fù)共軛。同理FFT1NhL(n)事先計(jì)算好，以數(shù)據(jù)文件形式存儲(chǔ)，由DSP調(diào)用。

(4) 最后對(duì)上步輸出結(jié)果前64點(diǎn)加權(quán)處理，得最終結(jié)果。

4 驅(qū)動(dòng)程序和應(yīng)用程序的設(shè)計(jì)

由于該系統(tǒng)為自行設(shè)計(jì)，因此還需設(shè)計(jì)開(kāi)發(fā)驅(qū)動(dòng)程序和應(yīng)用程序。由于篇幅的限制，本文只對(duì)驅(qū)動(dòng)程序和應(yīng)用程序的開(kāi)發(fā)做簡(jiǎn)單的介紹。

4.1 WDM驅(qū)動(dòng)程序

目前開(kāi)發(fā)WDM 驅(qū)動(dòng)程序通常有3種工具，即Windows DDK，DriverStudio和Windriver。其中Windows DDK需要對(duì)整個(gè)體系結(jié)構(gòu)有很好的理解和掌握，因此開(kāi)發(fā)難度最高，開(kāi)發(fā)周期也最長(zhǎng)，不過(guò)開(kāi)發(fā)出來(lái)的驅(qū)動(dòng)程序則效率最高。而DriverStudio對(duì)一些基本的操作做了封裝，減少了很多瑣碎的工作，因此相對(duì)Windows DDK來(lái)說(shuō)，開(kāi)發(fā)難度要低，開(kāi)發(fā)周期也較短，不過(guò)驅(qū)動(dòng)程序的效率則相對(duì)要低。至于Windriver則幾乎不需要什么代碼的編寫(xiě)，他只需要用戶定制和調(diào)用所提供的通用驅(qū)動(dòng)，但在效率上受到了限制。本系統(tǒng)為了獲得高的效率和穩(wěn)定性，因此選擇了使用Windows DDK來(lái)開(kāi)發(fā)驅(qū)動(dòng)程序，感興趣的讀者可閱讀參考文獻(xiàn)[6]。

4.2 應(yīng)用程序

為了方便用戶操作和使用該仿真系統(tǒng)，使用VC++開(kāi)發(fā)該仿真系統(tǒng)應(yīng)用程序。對(duì)A/D采集數(shù)據(jù)的控制以及對(duì)DSP的控制等操作均可通過(guò)應(yīng)用程序的設(shè)置實(shí)現(xiàn)，目前應(yīng)用程序正在開(kāi)發(fā)中，其功能正在逐步完善。該仿真系統(tǒng)有較大的靈活性，比如可以在FPGA內(nèi)部實(shí)現(xiàn)變系數(shù)DDC，F(xiàn)IR濾波器等，其中的系數(shù)可以通過(guò)主機(jī)傳送給FPGA，DSP中的某些參數(shù)也可以通過(guò)主機(jī)經(jīng)FPGA傳送給DSP。此外還可提供動(dòng)態(tài)鏈接庫(kù)，以便用戶做二次開(kāi)發(fā)時(shí)作為函數(shù)調(diào)用來(lái)操作板卡，用戶還可以在應(yīng)用程序中加入信號(hào)處理算法，對(duì)板卡傳送來(lái)的數(shù)據(jù)(可以是A/D的原始數(shù)據(jù)或是經(jīng)過(guò)板卡上的FPGA和DSP處理的數(shù)據(jù))作進(jìn)一步的算法處理，驗(yàn)證算法的可行性，而后再移植到相應(yīng)的硬件平臺(tái)，這樣可以加速算法的仿真。

5 仿真平臺(tái)實(shí)測(cè)結(jié)果

為了驗(yàn)證該雷達(dá)高度表硬件仿真平臺(tái)的有效性，采用DDS模擬產(chǎn)生差拍信號(hào)，差拍信號(hào)的參數(shù)：差拍頻率fb為150 kHz、調(diào)制周期Tm為200 μs、帶寬B為100 MHz，然后送入PCI板卡，對(duì)差拍信號(hào)進(jìn)行算法處理，最后將算法處理后得到的信號(hào)差拍頻率通過(guò)PCI總線送到計(jì)算機(jī)中，在計(jì)算機(jī)中顯示的結(jié)果如圖7所示。

通過(guò)DSP在線仿真開(kāi)發(fā)環(huán)境Visual DSP++可以畫(huà)出經(jīng)過(guò)算法處理后的高度值，如圖8所示。

在圖8中左邊部分的最高點(diǎn)對(duì)應(yīng)的值為46875 0 m(如圖8右半部分)，是使用FFT粗測(cè)的高度值；左邊部分的次高點(diǎn)對(duì)應(yīng)的值為44268 9 m(如圖8右半部分)，是經(jīng)過(guò)Chirp[CD#*2]Z算法處理后的高度值。

由差拍信號(hào)的參數(shù)，根據(jù)公式^[5]:

計(jì)算可知，對(duì)應(yīng)真實(shí)高度為45 m，而系統(tǒng)輸出的差拍頻率值為147563 kHz(從圖7中得到)，因此由:



計(jì)算出系統(tǒng)輸出高度值為44268 9 m，仿真平臺(tái)的實(shí)際輸出高度值誤差小于1%，和真實(shí)高度值較吻合，證明了該算法可以用在工程實(shí)現(xiàn)上，從而可以看出該硬件仿真平臺(tái)在評(píng)估算法可行性中的作用。

6 結(jié) 語(yǔ)

本文通過(guò)在硬件仿真平臺(tái)上實(shí)現(xiàn)了LFMCW體制雷達(dá)高度表信號(hào)處理算法，驗(yàn)證了基于FFT和Chirp[CD#*2]Z的算法在LFMCW體制雷達(dá)高度表中是工程可實(shí)現(xiàn)的，且該算法可以獲得較高的精度，體現(xiàn)了該硬件仿真平臺(tái)在評(píng)估具體工程算法可行性中的作用。由于該硬件仿真平臺(tái)是依據(jù)軟件無(wú)線電思想構(gòu)建的一個(gè)較通用的硬件平臺(tái)，平臺(tái)具有FPGA和DSP兩種數(shù)字信號(hào)處理器件，結(jié)構(gòu)靈活，可以充分發(fā)揮不同處理器件的優(yōu)越性。該硬件仿真平臺(tái)采用PCI標(biāo)準(zhǔn)總線結(jié)構(gòu)，系統(tǒng)軟件均由主機(jī)下載，只需重新編寫(xiě)軟件就可以適應(yīng)不同的處理任務(wù)，具有很大的靈活性。另外對(duì)功能、算法、系統(tǒng)利用資源的更改，可以通過(guò)PC機(jī)應(yīng)用程序控制進(jìn)行完全軟件化的操作而不需要對(duì)硬件進(jìn)行額外的操作，因此該硬件仿真平臺(tái)還可以用來(lái)驗(yàn)證其他一些算法的工程可實(shí)現(xiàn)性。通過(guò)Matlab仿真驗(yàn)證算法可行，并不等于工程上可以實(shí)現(xiàn)，而該硬件仿真平臺(tái)則可以彌補(bǔ)這一不足。將Matlab仿真和硬件仿真結(jié)合起來(lái)，可以更有效地驗(yàn)證算法的工程可實(shí)現(xiàn)性，因此，本文認(rèn)為將硬件仿真結(jié)合到算法的驗(yàn)證中可以減少算法工程化的盲目性。

參 考 文 獻(xiàn)

［1］Shanley T，Anderson D.PCI系統(tǒng)結(jié)構(gòu)[M].劉暉，譯.北京:電子工業(yè)出版社，2000.

［2］PLX Technology INC.PCI9054 Data Book Version 21[Z].2000.

［3］劉書(shū)明，蘇濤.TigerSHARC DSP應(yīng)用系統(tǒng)設(shè)計(jì)[M].北京:電子工業(yè)出版社，2004.

［4］ADSP-TS101 TigerSHARC DSP Processor Hardware Reference.Analog Device Inc[Z].2003.

［5］陳祝明，丁義元，向敬成.采用Chirp[CD#*2]Z變換提高LFMCW雷達(dá)的測(cè)距離精度[J].信號(hào)處理，2002，18(2):110-112，106.

［6］Walter Oney.Programming the Microsoft Windows Driver Model[M].Redmond(WA):Microsoft Press，1999.



作者簡(jiǎn)介 王 文 1982年出生，碩士研究生。主要研究方向?yàn)楦咚賹?shí)時(shí)信號(hào)處理。

時(shí)秋紅 1982年出生，碩士研究生。主要研究方向?yàn)閷?shí)時(shí)信號(hào)處理。

羅 豐 1971年出生，副教授，碩士生導(dǎo)師。主要研究方向?yàn)槔走_(dá)系統(tǒng)、高速實(shí)時(shí)信號(hào)處理和波形設(shè)計(jì)與優(yōu)化等。

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。”