摘 要：提出了一種簡單而實用的基于FPGA方式的阻塞式干擾的產(chǎn)生方案。分析了系統(tǒng)工作機理，給出了系統(tǒng)結構框圖?；鶐г肼暿腔贔PGA數(shù)字方式產(chǎn)生的具有高斯分布的白噪聲，阻塞噪聲通過基帶噪聲變換得到?；鶐г肼暭拥絍CO上，采用噪聲調頻的方式得到較寬頻帶的阻塞干擾噪聲，噪聲頻譜的中心位置由加到VCO上的直流偏壓大小來控制。經(jīng)過仿真驗證，系統(tǒng)結構符合設計要求。



關鍵詞：噪聲;阻塞式干擾;FPGA;噪聲調頻

中圖分類號：TP702 文獻標識碼：B

文章編號：1004373X(2008)0105702

Design of Barrage Jamming Based on FPGA



WANG Chao，XUE Minghua

(School of Electronic and Information Engineering，Beihang University，Beijing，100083，China)



Abstract：A simplified and practical method of barrage jamming signal generator based on FPGA is presented.The mechanism of the system is analyzed and the figure of the system structure is given.Baseband noise is Gaussion white noise based on FPGA.Wide band barrage jamming noise is transformed form Baseband noise，which is added to VCO，by the method of noise FM.The center frequency of noise is controlled by the direct current value which is added to VCO.After simulation，system structure accords with the design.



Keywords：noise;barrage jamming;FPGA;noise FM



阻塞式干擾信號是具有相當寬頻譜的且具有一定功率的壓制式噪聲干擾。阻塞式干擾是一種重要的雷達對抗手段，其原理是干擾機發(fā)射寬頻帶，大功率的干擾信號對雷達引信進行干擾。他具有易產(chǎn)生，實施干擾快，不需要偵察設備等優(yōu)點。在工程上，可以采用噪聲調頻方式產(chǎn)生阻塞式干擾。

1 阻塞式干擾機理分析

噪聲調頻是具有均勻的功率譜密度的基帶噪聲通過調頻的方式產(chǎn)生大帶寬的噪聲，該噪聲就是阻塞式干擾噪聲。根據(jù)文獻[1]可以得到噪聲調頻的歸一化功率譜密度：

帶寬為Δωge的噪聲就可以作為在工程上可以應用的阻塞噪聲。

工作在阻塞方式下的引信干擾模擬器，主要由基帶噪聲發(fā)生器，壓控振蕩器(VCO)等組成。基帶噪聲發(fā)生器通過數(shù)字方式，由FPGA產(chǎn)生幅值可調的窄帶的白噪聲，隔直濾波放大以后驅動VCO產(chǎn)生阻塞噪聲，噪聲頻譜的中心位置由加到VCO上的直流偏壓大小來控制。該阻塞噪聲還可以再通過混頻調制到微波頻段，簡化后的系統(tǒng)結構框圖如圖1所示。

2 基帶噪聲的產(chǎn)生 

基帶噪聲發(fā)生器產(chǎn)生的噪聲是頻帶較窄的具有高斯分布的白噪聲，不同帶寬的阻塞噪聲通過調節(jié)基帶噪聲的幅度得到，基帶噪聲使用FPGA通過數(shù)字方式產(chǎn)生。

可以采用偽隨機序列通過模擬濾波器的方式，產(chǎn)生具有高斯分布的白噪聲。偽隨機序列可以采用m序列，該序列具有很好的相關性。在數(shù)字域，使用線性反饋移位寄存器的方式產(chǎn)生m序列。由文獻[2]可以得到m序列的自相關函數(shù)為：

其中，m為一個周期T0內碼元的數(shù)目，m序列產(chǎn)生的速率為f1=m/T0。根據(jù)該式求得功率的3 dB帶寬，得到在f1~f1×36% Hz的頻率范圍內，噪聲具有均勻的功率譜密度，可以認為是白噪聲。

用FPGA實現(xiàn)m序列發(fā)生器的結構線性反饋位移寄存器。設m序列反饋寄存器為n，則其在一個周期內的長度為2n-1。m序列的噪聲特性與其周期長度有關，周期越長(即n越大)，越接近白噪聲譜。

可以通過表1查得較大周期，即較大n值的m序列各級所需的系數(shù)。

將該序列通過一個FIR低通數(shù)字濾波器，可以獲得較好的濾波特性。此數(shù)字濾波器由PFGA實現(xiàn)：由于進入數(shù)字濾波器的都是來自m序列的0和1，所以可以將FIR的系數(shù)貯存在FPGA的RAM中，將每個延遲單元的乘法變?yōu)閷σ粋€對多路選擇器的查表結構，比如，某一級延遲的系數(shù)為K，1到來時，相乘結果為K;0到來時，相乘結果為-K。該結構簡單，既獲得良好的濾波性能，又能通過改變K值來控制基帶噪聲幅度的大小。

以上方式得到的數(shù)字量通過DA變換成模擬信號，數(shù)模轉換的采樣率為3~4倍于基帶噪聲的帶寬，可以選為20 MHz，DAC可以選用AD9752，信號的數(shù)模轉化接口電路可以參考ADI公司數(shù)模轉換芯片AD9752的數(shù)據(jù)手冊。最后再加上一級抗混疊5階切比雪夫Ⅰ型低通濾波器后，產(chǎn)生的就是基帶噪聲。基帶噪聲幅度大小可以通過數(shù)字方式或是模擬方式來調節(jié)，從而控制最大頻偏。

3 噪聲調頻

基帶噪聲加到VCO以后將得到阻塞噪聲?；鶐г肼?/p>

的幅度范圍是可變的，不同幅度的基帶噪聲通過VCO以后將得到不同帶寬的阻塞噪聲。由在阻塞式干擾的產(chǎn)生方式的分析中可以得到，在Δωge范圍內的噪聲具有均勻的功率譜密度，在工程上仍然是可以接受的阻塞式干擾噪聲。通過調節(jié)加到VCO上的直流電壓的大小可以控制噪聲頻譜中心位置，濾波后得到所需工作頻段的阻塞噪聲。

使用Simulink進行建模仿真。由5 MHz的基帶噪聲通過VCO調頻產(chǎn)生出大于300 MHz的中心頻率為1 GHz的阻塞噪聲的頻譜如圖2所示。

4 結 語

經(jīng)仿真驗證，系統(tǒng)結構符合設計要求。本方案能夠有效地實現(xiàn)引信干擾模擬器的阻塞式工作方式，簡單易行。在此基礎上通過修改噪聲調頻系數(shù)，修改系統(tǒng)結構，可以實現(xiàn)壓制式干擾的其他兩種干擾方式：瞄準式干擾和掃頻式干擾。

參 考 文 獻

［1］梁棠文.防空導彈引信設計及仿真技術[M].北京:中國宇航出版社，1995.

［2］樊信昌，張甫翊，徐炳祥，等.通信原理[M].北京:國防工業(yè)出版社，2001.

［3］夏紅娟，陳潛.噪聲調頻干擾信號仿真及應用[J].上海:鐵道大學學報，2000，21(6):22-28.

［4］衛(wèi)建華，賀新華.基于FPGA的白噪聲信號發(fā)生器的實現(xiàn)[J].西安工程科技學院學報，2004，18(3):274-276.

［5］褚振勇，翁木云.FPGA設計與應用[M].西安:西安電子科技大學出版社，2002.

作者簡介 王 超 男，1982年出生，北京航空航天大學電子信息工程學院電磁場與微波技術專業(yè)碩士研究生。研究方向為射頻仿真，微波毫米波成像。

注：“本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文?！?/p>