摘 要：給出一種應(yīng)用于CMOS運放的高速間接反饋補償技術(shù)，用這種間接反饋補償技術(shù)設(shè)計的CMOS運算放大器與(Miller)直接補償相比，具有高速、低功耗、很高的電源抑制比優(yōu)點，并極大地減小了版圖尺寸。通過電路級仿真，對兩種反饋補償技術(shù)進行比較，結(jié)果驗證了間接反饋補償技術(shù)的優(yōu)越性。

關(guān)鍵詞：電源抑制比；間接反饋補償；Miller補償；運算放大器

中圖分類號：TN722-7+7 文獻標識碼：B

文章編號：1004373X(2008)0515502

A New Technique of Indirect Feedback Compensation in CMOS-Op Amp

PAN Yu，WU Kun

(Xidian University，Xi′an，710071，China)

Abstract：The paper presents the design of CMOS op-amps using indirect feedback compensation technique.The indirect feedback compensation results in much faster and low power op-amps，significant reduction in the layout size and better power supply noise rejection than direct feedback compensation(Miller).

Keywords：PSRR;indirect feedback compensation;Miller compensation;op-amp

1 引 言

現(xiàn)代集成電路模塊中，CMOS運算放大器是其中非常重要的模塊。過去都是用Miller 電容補償技術(shù)對CMOS運算放大器進行補償^[1]，然而，由于補償電容Cc會在右半平面(RHP)產(chǎn)生一個零點，這個零點會使相位余度減小，因此必須用大的補償電容Cc對CMOS運算放大器進行補償。這樣，大的補償電容會導(dǎo)致運放的單位增益降低，當(dāng)負載電容Cl大小與Cc相當(dāng)時，運放的穩(wěn)定性急劇下降^[2]。

本文給出間接反饋補償技術(shù)細節(jié)設(shè)計，這種技術(shù)能使運放速度更快，同時極大減少版圖面積，圖1給出用直接Miller補償技術(shù)的運放，運放是在CMOS 0.5工藝下的設(shè)計完成。偏置電路如圖2所示。

2 間接反饋補償

兩級直接反饋補償運放中，通過反饋補償電容Cc，通道電流可以表示為：iCc=vout/(1/jwCc)。電流間接注入輸出端，使得極點轉(zhuǎn)移，補償實現(xiàn)，同時產(chǎn)生零點。只要避免電流直接流入輸出端，這個零點就可以消失。

避免直接流入輸出端的補償電流可以通過如下幾種方法產(chǎn)生：共用運放柵極；采用cascode結(jié)構(gòu)；串接一個工作在線性區(qū)的三級管。如圖3所示，反饋電流通過內(nèi)部低阻抗節(jié)點vx流入輸出端，這種低阻抗節(jié)點由兩個串接管構(gòu)成，其中一個工作在線性區(qū)。因此零點可以避免。圖3(b)為拓撲結(jié)構(gòu)，這種結(jié)構(gòu)使補償電容與電源到地的噪聲隔離，因此運放具有很高的電源抑制比^[3]。

如圖4給出運放的小信號頻域響應(yīng)模型，用他來算出運放的間接反饋頻率響應(yīng)方程。節(jié)點①的方程為：

左極點fz增加了相位余度與運放速度。通過Cc，相位高速轉(zhuǎn)換。這使得輸出信號值反饋回節(jié)點①處，形成正反饋。這個正反饋增加了運放的速度，而第二主極點f2為高頻極點，他對運放的穩(wěn)定性影響不大。在滿足相位余度與[LL]增益下可以考慮用更大的負載電容，在同樣值的電源下，所用面積更小。當(dāng)采用間接補償技術(shù)時，補償電容可以減小4~10倍^[4，5]。同時，間接補償電路是一個低功耗電路所以對推動f2遠離fun的要求不高。

3 結(jié) 語

間接反饋補償是一個實用性、高效性很強的技術(shù)，用這種技術(shù)對運放進行補償可以提高運放的速度，減小運放的版圖面積。同時這種間接反饋補償可以運用于三級運放中。

參考文獻

［1］Gray P R，Meyer R G.MOS Operational Amplifier Design，A Tutorial Ovierview[J].IEEE Journal of Solid-State Circuits，1982，17:969-982.

［2］Abuja B K.An Improve Frequency Compensation Technique for COMS Operational Ampliefiers[J].IEEE Journal of Solid-State Circuits，1983(18):629-633.

［3］Baker R J.CMOS:Circuit Design，Layout and Simulation.Id:Wiley IEEE，2006:531-538.

［4］Baker R J.Design of High-Speed CMOS Op-Amps for Singal Processing.IEEE WMED，2005.

［5］johns D，Martin K.Analog Interated Circuit Design[M].北京:機械工業(yè)出版社，2006.

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文。”