深空測距中可變帶寬超窄帶鎖相環(huán)設(shè)計

李湘魯 周劼 張健

摘 要：采用超窄帶鎖相環(huán)是深空測距中提高微弱信號檢測能力的有效手段，傳統(tǒng)的模擬鎖相環(huán)帶寬范圍有限且可靠性、穩(wěn)定性差，數(shù)字鎖相環(huán)則沒有上述限制。介紹了一種數(shù)字超窄帶鎖相環(huán)的基本原理和環(huán)路結(jié)構(gòu)，對其性能進行理論分析和計算機仿真。針對深空測距中存在的多普勒頻偏，提出了數(shù)字鎖相環(huán)變帶寬的門限設(shè)定方法，完成了數(shù)字鎖相環(huán)的FPGA設(shè)計與實現(xiàn)。

關(guān)鍵詞：數(shù)字鎖相環(huán);可變帶寬;深空測距;多普勒頻偏

中圖分類號：TN911 文獻標(biāo)識碼：B

文章編號：1004373X(2008)0512803

Design of Variable Ultra-narrow Bandwidth PLL for Deep-space Measurement

LI Xianglu，ZHOU Jie，ZHANG Jian

(Institute of Electronic Engineering，Chinese Academy of Engineering Physics，Mianyang，621900，China)

Abstract：The ultra-narrow bandwidth PLL is adopted as effective means to improve detectability of weak signal in deep-space measurement.The bandwidth of traditional analog PLL is limited and analog PLL′s reliability and stability are bad.The digital PLL doesn't have the limitations above.At first，the principles and circuit structure of a kind of ultra-narrow bandwidth digital PLL are introduced，relevant theoretic computation and computer simulation are implemented.A method of setting thresholds of variable bandwidth digital PLL is given for the Doppler frequency offset in the deep-space measurement.At last，the digital PLL's FPGA-based prototype is developed.

Keywords：digital PLL;variable bandwidth;deep-space measurement;Doppler frequency offset

1 引 言

在深空探測中，無論是深空飛行器跟蹤、導(dǎo)彈跟蹤、人造地球衛(wèi)星軌道的測定等航天應(yīng)用，都離不開距離的測量，所以測距具有很重要的作用。應(yīng)用最多的連續(xù)波測距技術(shù)是側(cè)音測距，偽碼（PN）測距，以及兩者的結(jié)合。又以側(cè)音測距具有捕獲時間短，設(shè)備較簡單等優(yōu)點而在目前航天測控中應(yīng)用較廣泛。因航天器發(fā)射功率小、通信距離遠，收到側(cè)音測距信號極微弱，考慮到信號有多普勒頻移及振蕩器產(chǎn)生的頻率漂移，接收機的中頻通帶必須夠?qū)?。普通接收技術(shù)對此極低信噪比的測距信號無能為力，可以通過超窄帶鎖相技術(shù)來提高對微弱測距信號的檢測能力。當(dāng)輸入信號強度低到-180 dBW以下，為了提高鎖相環(huán)路的輸出信噪比，要求環(huán)路帶寬非常窄，甚至要壓低到1 Hz以下，才能滿足性能要求。而使用這樣小的環(huán)路帶寬，又會在有多普勒干擾情況下，表現(xiàn)出鎖定時間長、容易假鎖、失鎖等不良性能。這樣就需要整個鎖相環(huán)路帶寬在一定范圍可以變化：先使用比較大的帶寬進行鎖定以縮短鎖定時間，再使用小帶寬來提高鎖定精度，以適應(yīng)微弱信號輸入鎖相環(huán)在鎖定時間與鎖定精度兩方面的需求。

本文提出了一種數(shù)字鎖相環(huán)的基本原理和環(huán)路結(jié)構(gòu)。對變帶寬超窄帶數(shù)字鎖相環(huán)進行了數(shù)學(xué)建模與Matlab仿真，結(jié)果表明：取環(huán)路帶寬為0-1 Hz，當(dāng)輸入信號信噪比為-20 dB、環(huán)路鎖定后的輸入輸出信號相位差小于2-8°；取環(huán)路帶寬從10～1 Hz可變，輸入信號信噪比為-5 dB、頻偏10 Hz情況下，環(huán)路能夠快速鎖定（與帶寬2 Hz環(huán)路相比），環(huán)路鎖定后輸入輸出信號相位差小于1-7°。應(yīng)用EDA技術(shù)設(shè)計了該鎖相環(huán)電路，用FPGA予以實現(xiàn)。

2 設(shè)計原理

2.1 數(shù)字鎖相環(huán)原理

傳統(tǒng)模擬鎖相環(huán)設(shè)計中關(guān)心的參數(shù)ωn，ξ等通過電容、電阻、壓控振蕩器等參數(shù)實現(xiàn)，因模擬器件自身的局限限制了帶寬的范圍，而且模擬電路還存在直流零點漂移、難以調(diào)試等缺點。在數(shù)字鎖相環(huán)設(shè)計中這些參數(shù)的設(shè)定就方便許多，精度也大大提高。

鎖相環(huán)主要由VCO(壓控振蕩器，數(shù)字實現(xiàn)時為NCO(數(shù)控振蕩器)、LPF(低通濾波器)、PD(鑒相器)及LF(環(huán)路濾波器)組成。數(shù)字環(huán)路原理圖見圖1。

輸入信號與數(shù)控振蕩器產(chǎn)生的兩路正交信號相乘，通過低通濾波后，得到差頻信號，然后求反正切可以得到相位差信號，完成鑒相功能[1] 。

2.1.2 環(huán)路濾波器

數(shù)字鎖相環(huán)設(shè)計中關(guān)鍵一點就是如何設(shè)計環(huán)路濾波器。環(huán)路濾波器用于衰減由于輸入信號噪聲引起的快速變化的相位誤差和平滑鑒相器泄漏的高頻分量，以便在其輸出端對原始信號進行精確的估計。環(huán)路濾波器的階數(shù)和噪聲帶寬決定了環(huán)路濾波器對信號的動態(tài)響應(yīng)。

設(shè)計基于比例積分（PI）控制的數(shù)字環(huán)路濾波器。將鑒相器輸出的相位誤差信號經(jīng)積分環(huán)節(jié)和比例環(huán)節(jié)調(diào)節(jié)后，分別產(chǎn)生積分控制參數(shù)以及比例控制參數(shù)，取這兩個控制參數(shù)之和作為數(shù)控振蕩器的控制參數(shù)，其結(jié)構(gòu)如圖2所示。

數(shù)字環(huán)路濾波器的設(shè)計與模擬環(huán)路濾波器相對應(yīng)，仍存在區(qū)別，以二階鎖相環(huán)環(huán)路濾波器為例，模擬有源比例積分濾波器只能逼近理想積分濾波器的特性，而數(shù)字環(huán)路濾波器則直接根據(jù)理想濾波器進行等效匹配，推導(dǎo)如下[2] 。

理想積分濾波器的傳遞函數(shù)為：

可見兩種信號具有極其類似的表達形式，因此數(shù)控振蕩器NCO可以借用壓控振蕩器VCO的有關(guān)概念。

2.2 變帶寬門限設(shè)置原理

輸入信號極微弱的條件下，要求鎖相環(huán)環(huán)路噪聲帶寬盡量壓窄，可以提高鎖定精度，帶來的影響是鎖定時間較長、在存在多普勒頻偏的情況下易失鎖。為在鎖定時間、鎖定精度、失鎖概率中尋求一個平衡，要求所設(shè)計鎖相環(huán)的環(huán)路帶寬在一定范圍可變化，如從十幾Hz到零點幾Hz。在環(huán)路開始工作時，使用較大帶寬，可加快捕獲速度；在捕獲到信號之后，可換較小帶寬，減小NCO輸出信號的相位抖動、提高鎖定精度。

要改變環(huán)路帶寬大小只需要改變成對應(yīng)的系數(shù)即可，在FPGA設(shè)計中這一點不難做到。所以變帶寬鎖相環(huán)的設(shè)計關(guān)鍵是變帶寬的條件，即變帶寬門限的設(shè)置。

由文獻[2]可以知道，NCO輸出信號相位抖動直接受到環(huán)路帶寬和輸入信噪比的影響，其關(guān)系如下：

通過公式推導(dǎo)可看出：給定不同信噪比的輸入信號、不同大小環(huán)路帶寬的條件下，可事先計算或仿真鎖定之后輸出信號的相位方差。以該數(shù)據(jù)為標(biāo)準(zhǔn)，與通過FPGA方差統(tǒng)計模塊測量得到的實際鎖相環(huán)電路輸出信號的相位方差作比較，可作為衡量環(huán)路是否穩(wěn)定鎖定的標(biāo)準(zhǔn)，進而作為變帶寬的門限。

在實際應(yīng)用時，配合輸入信噪比估計值進行帶寬變換。如果沒有輸入信噪比估計電路，就用最惡劣情況下輸入信噪比進行計算或者測試。電路工作時，方差統(tǒng)計模塊實時統(tǒng)計輸出信號方差，當(dāng)方差穩(wěn)定小于當(dāng)前環(huán)路帶寬穩(wěn)定鎖定門限時，可通過變換參數(shù)將帶寬壓窄；如方差大于當(dāng)前門限，可以認為環(huán)路失鎖，可將帶寬變大以再次鎖定。

3 鎖相環(huán)仿真分析

通過Matlab建立鎖相環(huán)模型，通過改變比例系數(shù)與積分系數(shù)來變換環(huán)路帶寬，再輸入不同信噪比、頻偏的信號，來衡量環(huán)路工作性能。

環(huán)路濾波器的兩個主要參數(shù)：比例參數(shù)與積分參數(shù)可以通過式(6)、式(7)計算得到。具體設(shè)定為：鎖相環(huán)路的DDS更新速率為68 kHz，即T＝1-47×10－5。環(huán)路帶寬BL變化范圍為10～0-1 Hz。環(huán)路增益結(jié)合FPGA設(shè)計實際計算為2－5[3] 。

圖3給出了輸入信號初始相差30°、未加頻偏、信噪比為-20 dB，鎖相環(huán)環(huán)路帶寬為0-1 Hz的仿真結(jié)果。這時所采用的比例系數(shù)為2－14，積分系數(shù)為2－33。仿真顯示，需要5萬點環(huán)路進入穩(wěn)定鎖定狀態(tài)，主要是因為環(huán)路濾波器系數(shù)很小，鎖定時間相對較長。

圖4、圖5所示是輸入信號加10 Hz頻偏、信噪比-5 dB條件下，帶寬固定為2 Hz環(huán)路與變帶寬（10～1 Hz）環(huán)路仿真對比圖。從圖中可以看出定帶寬環(huán)路經(jīng)過多次跳周后才鎖定輸入信號，變帶寬環(huán)路一開始用較大帶

寬迅速將輸入信號捕獲，再用較小帶寬提高鎖定精度。變

帶寬的鎖定速度快于定帶寬，而且鎖定后相位差基本一致?？梢娮儙挷呗栽诤艽蟪潭壬辖鉀Q了捕獲時間與鎖定精度之間矛盾。

4 FPGA設(shè)計

在Matlab進行模型仿真的基礎(chǔ)上，進一步在FPGA平臺上實現(xiàn)數(shù)字鎖相環(huán)。FPGA芯片為XC4VLX100-4，開發(fā)環(huán)境為ISE 8-2，綜合工具為Synplicity 8-1，仿真工具為ModelSim 6-1b。在XC4VLX100-4芯片上實現(xiàn)后所用資源為slice資源45%，LUTs資源33%。

圖6為FPGA平臺實現(xiàn)后頂層RTL原理圖。

5 結(jié) 語

深空測距中因其輸入信號微弱，具有多普勒頻偏等特點，這就要求鎖相環(huán)帶寬在一定范圍可變的前提下盡量壓窄。本文首先介紹數(shù)字鎖相環(huán)結(jié)構(gòu)為建立Matlab模型打下基礎(chǔ)，再通過公式計算與模型仿真得到帶寬低至0-1 Hz環(huán)路的系數(shù)，同時為克服超窄帶鎖相環(huán)鎖定時間長的缺陷，設(shè)計可變帶寬環(huán)路以加快鎖定速度，最后通過仿真驗證。

在實際設(shè)計中，整個環(huán)路主要考慮實現(xiàn)超窄帶以提高對弱測距信號提取能力，故變帶寬范圍比較有限。為應(yīng)付更大范圍多普勒頻偏，需要外部電路對NCO進行頻率引導(dǎo)或添加鎖頻環(huán)電路。

參考文獻

［1］Dick C，Harris F，Rice M.Synchronization in Software Radios.Carrier and Timing Recovery Using FPGAs[A].Field-Programmable Custom Computing Machines，2000 IEEE Symposium on:17-19 April 2000，Xilinx Inc，SanJose，CA，USA:IEEE，2000:195-204

［2］張欣.擴頻通信數(shù)字基帶信號處理算法及其VLSI實現(xiàn)[M].北京:科學(xué)出版社，2004.

［3］張安安，杜勇，韓方景，等.全數(shù)字Costas環(huán)在FPGA上的設(shè)計與實現(xiàn)[J].電子工程師，2006，32(1):18-20.

作者簡介 李湘魯 男，1983年出生，在讀碩士研究生。研究方向為無線電深空測距。

在實際應(yīng)用時，配合輸入信噪比估計值進行帶寬變換。如果沒有輸入信噪比估計電路，就用最惡劣情況下輸入信噪比進行計算或者測試。電路工作時，方差統(tǒng)計模塊實時統(tǒng)計輸出信號方差，當(dāng)方差穩(wěn)定小于當(dāng)前環(huán)路帶寬穩(wěn)定鎖定門限時，可通過變換參數(shù)將帶寬壓窄；如方差大于當(dāng)前門限，可以認為環(huán)路失鎖，可將帶寬變大以再次鎖定。

3 鎖相環(huán)仿真分析

通過Matlab建立鎖相環(huán)模型，通過改變比例系數(shù)與積分系數(shù)來變換環(huán)路帶寬，再輸入不同信噪比、頻偏的信號，來衡量環(huán)路工作性能。

環(huán)路濾波器的兩個主要參數(shù)：比例參數(shù)與積分參數(shù)可以通過式(6)、式(7)計算得到。具體設(shè)定為：鎖相環(huán)路的DDS更新速率為68 kHz，即T＝1-47×10－5。環(huán)路帶寬BL變化范圍為10～0-1 Hz。環(huán)路增益結(jié)合FPGA設(shè)計實際計算為2－5[3] 。

圖3給出了輸入信號初始相差30°、未加頻偏、信噪比為-20 dB，鎖相環(huán)環(huán)路帶寬為0-1 Hz的仿真結(jié)果。這時所采用的比例系數(shù)為2－14，積分系數(shù)為2－33。仿真顯示，需要5萬點環(huán)路進入穩(wěn)定鎖定狀態(tài)，主要是因為環(huán)路濾波器系數(shù)很小，鎖定時間相對較長。

圖4、圖5所示是輸入信號加10 Hz頻偏、信噪比-5 dB條件下，帶寬固定為2 Hz環(huán)路與變帶寬（10～1 Hz）環(huán)路仿真對比圖。從圖中可以看出定帶寬環(huán)路經(jīng)過多次跳周后才鎖定輸入信號，變帶寬環(huán)路一開始用較大帶

寬迅速將輸入信號捕獲，再用較小帶寬提高鎖定精度。變

帶寬的鎖定速度快于定帶寬，而且鎖定后相位差基本一致?？梢娮儙挷呗栽诤艽蟪潭壬辖鉀Q了捕獲時間與鎖定精度之間矛盾。

4 FPGA設(shè)計

在Matlab進行模型仿真的基礎(chǔ)上，進一步在FPGA平臺上實現(xiàn)數(shù)字鎖相環(huán)。FPGA芯片為XC4VLX100-4，開發(fā)環(huán)境為ISE 8-2，綜合工具為Synplicity 8-1，仿真工具為ModelSim 6-1b。在XC4VLX100-4芯片上實現(xiàn)后所用資源為slice資源45%，LUTs資源33%。

圖6為FPGA平臺實現(xiàn)后頂層RTL原理圖。

5 結(jié) 語

深空測距中因其輸入信號微弱，具有多普勒頻偏等特點，這就要求鎖相環(huán)帶寬在一定范圍可變的前提下盡量壓窄。本文首先介紹數(shù)字鎖相環(huán)結(jié)構(gòu)為建立Matlab模型打下基礎(chǔ)，再通過公式計算與模型仿真得到帶寬低至0-1 Hz環(huán)路的系數(shù)，同時為克服超窄帶鎖相環(huán)鎖定時間長的缺陷，設(shè)計可變帶寬環(huán)路以加快鎖定速度，最后通過仿真驗證。

在實際設(shè)計中，整個環(huán)路主要考慮實現(xiàn)超窄帶以提高對弱測距信號提取能力，故變帶寬范圍比較有限。為應(yīng)付更大范圍多普勒頻偏，需要外部電路對NCO進行頻率引導(dǎo)或添加鎖頻環(huán)電路。

參考文獻

［1］Dick C，Harris F，Rice M.Synchronization in Software Radios.Carrier and Timing Recovery Using FPGAs[A].Field-Programmable Custom Computing Machines，2000 IEEE Symposium on:17-19 April 2000，Xilinx Inc，SanJose，CA，USA:IEEE，2000:195-204

［2］張欣.擴頻通信數(shù)字基帶信號處理算法及其VLSI實現(xiàn)[M].北京:科學(xué)出版社，2004.

［3］張安安，杜勇，韓方景，等.全數(shù)字Costas環(huán)在FPGA上的設(shè)計與實現(xiàn)[J].電子工程師，2006，32(1):18-20.

作者簡介 李湘魯 男，1983年出生，在讀碩士研究生。研究方向為無線電深空測距。

基于DSP的雙頻超聲波流量計硬件電路設(shè)計

王 敏 王經(jīng)宇

摘 要：超聲波流量測量技術(shù)是一種利用超聲波信號在流體中傳播時所載流體的流速信息來測量流體流量的新的測量技術(shù)，他具有非接觸式測量、測量精度高、測量范圍寬、安裝維護方便等特點，特別適合用于臨時管道流量、大口徑管道流量以及危險性流體流量的測量。本文介紹了一種采用數(shù)字信號處理技術(shù)的雙頻超聲波流量計的硬件電路設(shè)計方法。

關(guān)鍵詞：超聲波流量計；數(shù)字信號處理技術(shù)；雙頻；TMS320F2812

中圖分類號：TP23 文獻標(biāo)識碼：B

文章編號：1004373X(2008)0313103

Design of Dual Frequency Ultrasonic Flowmeter System Based on DSP Hardware Circuit

WANG Min1，WANG Jingyu2

(1.Technology School，Xi′an College of Career and Technology，Xi′an，710032，China;

2.Xi′an Qinhua Nature Gas Company，Xi′an，710075，China)

Abstract：Ultrasonic flow measurement technology is a kind of new testing technology，which uses ultrasonic signal to measure the flow rate of fluid.The ultrasonic signal carries the flow rate information when it transmits in the fluid.It has the following advantages:non-contact measurement，high accuracy，wide scope，convenient installment and maintenance，and so on.It specially suits in the flux measurement of temporary pipeline，heavy-caliber pipeline and the risky fluid.This paper introduces one of the hardware circuit design of the ultrasonic flowmeter adopting the digital signal processing technology and the dual frequency method.

Keywords：ultrasonic flowmeter;digital signal processing technology;dual frequency;TMS320F2812

1 引 言

超聲就是指頻率高出可聽頻率極限(即在20 kHz以上的頻段)的彈性振動，這種振動以波動形式在介質(zhì)中的傳播過程就形成超聲波。超聲波技術(shù)應(yīng)用于流量測量的原理是：由超聲換能器產(chǎn)生的超聲波以某一角度入射到流體中，在流體中傳播的超聲波就載有流體流速的信息，利用接收到的超聲波信號就可以測量流體的流速和流量。上世紀(jì)70年代以后，由于集成電路技術(shù)的迅猛發(fā)展，高性能、高穩(wěn)定性的鎖相技術(shù)的出現(xiàn)與應(yīng)用，才使實用的超聲波流量計得以迅速發(fā)展。超聲波流量計結(jié)構(gòu)簡單，壓力損失小，而且使用方便，因而得到了廣泛的應(yīng)用。

根據(jù)超聲波聲道結(jié)構(gòu)類型可分為單聲道和多聲道超聲波流量計；根據(jù)超聲波流量計適用的流道不同可分為管道流量計、管渠流量計和河流流量計；根據(jù)對信號的檢測原理，超聲波流量計非接觸測量方法分為：傳播時差法、多普勒法、波束偏移法及流動超聲法等不同類型，其中傳播時差法又分為直接時差法、相位差法和頻差法。

雙頻超聲波多普勒流量計能夠產(chǎn)生兩組異頻、相互獨立的超聲波信號，兩種頻率用于識別和排除一系列的錯誤信號，他能有效去除噪聲信號，并將準(zhǔn)確識別出的多普勒信號進行平方放大。

本文給出了一種雙頻超聲波流量計的硬件電路設(shè)計方法。

2 總體的系統(tǒng)設(shè)計

整個系統(tǒng)的硬件結(jié)構(gòu)可以分為兩大模塊：超聲波發(fā)射、接收探頭及濾波放大電路的設(shè)計和數(shù)字系統(tǒng)的設(shè)計，如圖1所示。發(fā)射探頭發(fā)射兩個己知的固定頻率的獨立超聲波信號，接收探頭負責(zé)接收含有流體的流速信息的超聲波。接收到的超聲波分別被前置放大電路、帶通濾波器放大器、混頻器及低通濾波器處理獲得含有流體流速信息的低頻模擬多普勒信號，再送到數(shù)字系統(tǒng)部分的DSP(TMS320F2812)的模/數(shù)(A/D)轉(zhuǎn)換器進行模數(shù)轉(zhuǎn)換。TMS320F2812內(nèi)部定時中斷子程序進行數(shù)據(jù)采樣，采集的數(shù)據(jù)送入環(huán)形數(shù)據(jù)緩沖區(qū)內(nèi)，然后TMS320F2812對采樣數(shù)據(jù)進行加窗處理、FFT變換求其功率譜、功率譜的延伸、疊加等處理得到多普勒頻偏值，求得流速。單片機C8051F236通過SPI從DSP中讀出流速的數(shù)據(jù)，再根據(jù)輸入的儀表參數(shù)進行流量、累計流量等所需要的數(shù)據(jù)量的計算，并通過液晶顯示器顯示。除了測量以外，還可以通過鍵盤選擇執(zhí)行安裝、測試、設(shè)置儀表和現(xiàn)場參數(shù)等多種操作。

系統(tǒng)總電路圖如圖2所示。系統(tǒng)總共有6個模塊，分別是電源模塊、發(fā)射模塊(超聲波產(chǎn)生和功率放大)、接收模塊、DSP模塊、擴展單元模塊和單片機模塊。

3 超聲波的產(chǎn)生與功率放大

多普勒超聲波測量中傳感器的激勵方式有單載頻脈沖激勵、連續(xù)正弦波激勵和偽隨機碼信號激勵等，由于連續(xù)正弦信號的采集較為容易，也適于作頻譜分析，因此選用這種方式。

超聲信號的頻移反映了流速的信息，測準(zhǔn)頻移是保證測量精度的關(guān)鍵，愈少在頻譜中引入干擾分量愈好，因此我們需要源信號有較高的純度。一般的正弦振蕩電路會有很多諧波分量，而且頻率漂移較大，一旦調(diào)節(jié)好了頻率又不易修改，使系統(tǒng)適應(yīng)不同頻率傳感器的靈活性減低，但是DDS芯片可以解決這些問題。

DDS技術(shù)是一種把一系列數(shù)字量形式的信號通過DAC轉(zhuǎn)換成模擬量形式信號的合成技術(shù)。目前使用最廣泛的一種DDS方式是利用高速存儲器作查尋表，然后通過高速DAC產(chǎn)生已經(jīng)用數(shù)字形式存入的正弦波。

本系統(tǒng)選用的DDS芯片是AD公司生產(chǎn)的COMS型DDS芯片AD9850，該芯片最高可支持125 MHz的時鐘頻率，32位頻率調(diào)節(jié)字可用并行或串行方式裝入。+3.3 V或+5 V供電，極低功耗，28腳SSOP封裝。AD9850有兩種裝載頻率調(diào)節(jié)字的方式，無優(yōu)劣之分。 AD9850有32位調(diào)節(jié)字，分為W0，W1，W2，W3，W4五個字節(jié)，每次只能寫入一個字節(jié)，當(dāng)W-CLK腳變高時，寫入有效。FQ-UD有效時，AD9850讀取新的調(diào)節(jié)字，[GK9!]產(chǎn)生新的頻率輸出。RESET有效時，清除調(diào)節(jié)字寄存器。

74HC574是8D鎖存器，可將寫入的數(shù)據(jù)保存在輸出端直到下次時鐘到來。AD9850的W-CLK，F(xiàn)Q-UD和RESET均通過74HC574連在DSP的GPIOA上，他們的時序是通過寫入數(shù)據(jù)產(chǎn)生的。AD9850的工作時序如圖3所示。

流體中有較高的顆粒含量，超聲波的衰減較大，發(fā)射信號要有一定功率，因此功率放大不可少。由于超聲波的頻率較高(640 k和1.0 M)，進行功率放大時一般的功率放大集成電路帶寬不夠，因此只好用功率晶體管搭放大電路。具體電路如圖4所示。該圖為推挽式放大電路，Q1為NPN管(3DDSA)，Q2為PNP管(3CDSA)。DDS-IN接DDS的輸出，變壓器的輸出接發(fā)送傳感器。

4 接收模塊

該模塊主要是將探頭接收到的信號進行調(diào)理，得到含有流體流速信息的多普勒頻偏信號，供后續(xù)數(shù)字系統(tǒng)部分做進一步分析處理。接收探頭接收到的信號分別通過中心頻率為1 MHz和640 kHz的窄帶帶通波器，濾去其中的低頻雜散噪聲，放大以后送入解調(diào)器，輸出含有流速信息的低頻多普勒頻偏信號，然后送入TMS320F2812的模/數(shù)轉(zhuǎn)換器。具體電路如圖5所示。

TLE2072是低噪聲高速JFET輸入運算放大器，他的單位增益帶寬可達10 MHz，能滿足信號放大帶寬的要求，電路中起到前置放大及阻抗變換的作用。MC1350為可控增益選頻放大器，中頻變壓器T1(T2)諧振頻率為640 kHz(1 MHz)，對信號起帶通濾波的作用，輸出信號經(jīng)TLE2072半波放大后，由RC濾波形成MC1350增益控制電壓，從而使輸人信號強度在較大范圍內(nèi)變化時得到一穩(wěn)定的輸出信號，此電路可使輸入信號的波動范圍達60 dB時輸出保持穩(wěn)定，保證系統(tǒng)的穩(wěn)定工作。

接收信號放大電路輸出的信號相對于發(fā)射信號產(chǎn)生了頻移，此頻移在0～3 kHz范圍，反映流體的流速大小，由于此頻移相對于發(fā)射信號頻率較小，直接進行頻率測量精度難以保證，所以采取混頻措施得到差頻信號。含有差頻信息的高頻信號通過CD4053模擬開關(guān)與發(fā)射信號的本振方波(CP1或CP2)進行乘積運算，經(jīng)TLE2072阻抗變換后利用阻容濾波器進行低通濾波得到差頻信號。

CD4053是帶有邏輯電平轉(zhuǎn)換的CMOS模擬復(fù)用器/解復(fù)用器。他是三個兩通道的復(fù)用器，分別由數(shù)字控制輸入(A，B，C)和一個固定輸入使能，每個輸入信號選擇兩通道中的一個。他也可以用做解復(fù)用器，“CHANNEL IN/OUT”終端是輸出，“COMMON OUT/IN”終端是輸入。

5 DSP系統(tǒng)

TMS320F2812數(shù)字信號處理器是TI公司最新推出的32位定點DSP控制器，是目前控制領(lǐng)域最先進的處理器之一。其頻率高達150 MHz，大大提高了控制系統(tǒng)的控制精度和芯片處理能力。因此本系統(tǒng)以TMS320F2812為核心，對采樣數(shù)據(jù)進行加窗處理、FFT變化求其功率譜、功率譜的延伸、疊加等處理得到多普勒頻偏值，求得流速。并將流速信息通過SPI傳送給單片機。

F2812采用3.3 V和1.8 V雙電源供電，數(shù)字模擬地分離設(shè)計。DSP和外圍3.3 V分開供電，LED1，LED2和LED3可用來顯示電源供電情況。電源和地分模擬和數(shù)字，用電感隔離。由CPLD提供各種控制信號，如讀、寫、復(fù)位等。F2812通過SPISIMO，SPISOMI，SPICLK和SPISTE端口和單片機連接，來實現(xiàn)流速信息的傳送。

6 電路板的設(shè)計

6.1 布局

對于主要模擬部分，在布局時得要遵守輸出模擬信號線最短輸出，輸入模擬信號線最短輸入，模擬器件的模擬地以最短距離到地的原則。

在布線時，先布信號流的線，而后布其他信號線和電源，最后連接地線。

由于數(shù)字電路對信號抗干擾要求不高，作者在布局布線的時候主要考慮以下幾點：

(1) 信號線最短輸入、最短輸出，兩層的信號線采取交叉走線；

(2) 電源線到芯片要盡量短，并要加粗；

(3) 高頻信號要盡量單獨走線。

(4) 為了美觀，把貼片封裝的芯片盡量靠在一起，插針的盡量在一起。

6.2 電源

當(dāng)系統(tǒng)中有數(shù)字電源和模擬電源時，兩種電源必須要分開，一般有兩種方法：第一是采用被動濾波電路，即在兩種電源之間自接加上電感或者磁珠，這種方法比較簡單；

第二是從數(shù)字電源中利用電源模塊產(chǎn)生模擬電源，這樣也就是絕對的分離了。本系統(tǒng)采取第一種方法。

6.3 地

系統(tǒng)中有數(shù)字地和模擬地，一般有兩種考慮方法：

(1) 采用一點相連；

(2) 采用電感或者磁珠相隔離。

在本系統(tǒng)中采用的是后者，分隔是通過一個200 mH的電感實現(xiàn)的。

7 結(jié) 語

由于頻譜分析技術(shù)和雙頻法能大大提高超聲波多普勒流量計的精度，本文綜合兩種方法設(shè)計了超聲波多普勒流量計的硬件電路。以DSP TMS320F2812為核心對兩[CM(21*2]

路頻差信號分別進行采樣、加窗處理、FFT變換求功率譜[CM)]

和功率譜的延伸、疊加等處理得到多普勒頻偏值，求得流速。

參考文獻

［1］姚新益.超聲波流量計的特點及誤差分析[J].計量技術(shù)，1999(8):40-42.

［2］黃縈雄.超聲波流量計的發(fā)展與應(yīng)用[J].自動化與儀表，1998(3):3-6.

［3］David Gerrard.The Many Benefit of Ultrasonic Flowmeters.CI，1993.

［4］張秀梅.多普勒效應(yīng)公式的一種新的推導(dǎo)方法[J].遼寧醫(yī)學(xué)院學(xué)報，2001(2):70-71.

［5］TMS320F/C281x Digital Signal Processors Data Manual[S].Texas Instruments，2004.

［6］蘇奎峰.TMS320F2812原理與開發(fā)[M].北京:電子工業(yè)出版社，2005.

作者簡介

王 敏 女，1972年出生，西安市臨潼區(qū)人，工學(xué)碩士，講師。從事計算機、電工電子技術(shù)方面的教學(xué)及研究。

王經(jīng)宇 男，1974年出生，西安市臨潼區(qū)人，理學(xué)學(xué)士，工程師。從事計算機智能控制及軟件的開發(fā)。

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文?！?/p>