摘 要：設(shè)計(jì)了一種低電壓全差動(dòng)增益增強(qiáng)CMOS運(yùn)算跨導(dǎo)放大器。主運(yùn)放為一個(gè)P管輸入的折疊式共源共柵結(jié)構(gòu)，兩個(gè)輔助運(yùn)放被設(shè)計(jì)用來提升電路的輸出阻抗和開環(huán)增益。主運(yùn)放采用了一種改進(jìn)的開關(guān)電容共模反饋電路，有更快的建立時(shí)間和更高的精度。電路采用中芯國際(SMIC)0-18 μm混合信號(hào)CMOS工藝設(shè)計(jì)，1-8 V電壓供電，仿真結(jié)果表明，運(yùn)算放大器的開環(huán)直流增益為92-2 dB，單位增益帶寬可達(dá)504 MHz。

關(guān)鍵詞：跨導(dǎo)運(yùn)算放大器；增益增強(qiáng)；全差動(dòng);開關(guān)電容共模反饋

中圖分類號(hào)：TN402 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004373X(2008)0507903

A Fully Differential Gain-Boosted Operational Transconductance Amplifier

WU Xiaolei1，GONG Min1，CHEN Lan2

(1.School of Physical Science and Technology，Sichuan University，Chengdu，610065，China;

2.Institute of Microelectronics，Chinese Academy of Science，Beijing，100029，China)

Abstract：A low voltage fully differential gain-boosted CMOS operational transconductance amplifier is designed.The main op amp is a folded-cascode op amp with a pair of PMOS inputs，and two auxiliary op amps are designed to enhance the output impedance and the open loop gain.The main op amp emploies an improved SC-CMFB circuit，which characterizes faster settling time and higher accuracy than the traditional circuit.The OTA is designed in SMIC 0.18μm mixed-signal CMOS technology with 1.8V power supply.The simulation results show that the DC open-loop gain is 92-2 dB and the unity-gain bandwidth is 504 MHz.

Keywords：

OTA;gain-boosted;fully differential;switched-capacitor CMFB

1 引 言

在模擬集成電路設(shè)計(jì)領(lǐng)域，如在開關(guān)電容濾波器、AD轉(zhuǎn)換器等電路中，運(yùn)算跨導(dǎo)放大器(OTA)是十分重要的模塊。在運(yùn)放的設(shè)計(jì)中，他的各項(xiàng)參數(shù)之間存在著折衷。開環(huán)直流增益和單位增益帶寬(GBW)是兩個(gè)重要的參數(shù)，開環(huán)直流增益決定著運(yùn)算放大器的精度，比如要保證增益誤差在0-01%~0-1%以內(nèi)，至少需要60~80 dB的低頻增益;GBW則決定著運(yùn)放的速度。

相對(duì)于單端輸出的運(yùn)放，全差動(dòng)運(yùn)放有以下優(yōu)點(diǎn)^[1]：對(duì)共模噪聲的抑制；較大的輸出擺幅；消除偶次諧波失真；在開關(guān)電容電路中可以通過增加一個(gè)開關(guān)消除電荷注入效應(yīng)^[2]。因此盡管全差動(dòng)運(yùn)放需要額外的共模反饋(CMFB)電路來穩(wěn)定輸出電壓，但目前高性能模擬電路仍大多采用全差動(dòng)的工作方式。

在深亞微米設(shè)計(jì)中，溝道長度調(diào)制效應(yīng)隨著溝道長度的縮短越來越明顯，使得器件的本征增益受到限制，而增益增強(qiáng)技術(shù)^[3]可以有效提高運(yùn)放的增益并且不會(huì)影響頻率特性。本文采用增益增強(qiáng)技術(shù)，在1-8 V電源電壓下，設(shè)計(jì)了一種全差動(dòng)低功耗的運(yùn)算跨導(dǎo)放大器。采用一種改進(jìn)的SC- CMFB電路，在不占用更多芯片面積的前提下有更快的建立時(shí)間和更高的精度。

2 電路原理與結(jié)構(gòu)

2.1 電路原理與結(jié)構(gòu)

如圖1所示，在兩條共源共柵支路上，輔助運(yùn)放A1和A2從支路電流取樣，控制M3~M6的柵極電壓，相當(dāng)于給M3~M6引入了電流串聯(lián)負(fù)反饋，由負(fù)反饋的理論^[1]可知，這種類型的負(fù)反饋將使每條支路輸出阻抗提高A1或A2倍。

在沒有兩個(gè)輔助運(yùn)放A1和A2時(shí)，輸出點(diǎn)的阻抗為：

2.2 主運(yùn)放結(jié)構(gòu)的選擇

目前流行的OTA結(jié)構(gòu)中，套筒結(jié)構(gòu)有最優(yōu)秀的性能，但遺憾的是他的輸出擺幅受限，因此不適用于低電壓設(shè)計(jì)。折疊共源共柵結(jié)構(gòu)有更大的輸出擺幅以及可以使輸入和輸出短接，共模輸入電平也更容易選取，所以得到了廣泛的應(yīng)用。本設(shè)計(jì)主運(yùn)放采用折疊共源共柵結(jié)構(gòu)，總體電路如圖1所示。

選擇P管使得次極點(diǎn)較遠(yuǎn)，有較好的頻率特性，并優(yōu)化了1/f噪聲。另外對(duì)于Gain-Boost，后面會(huì)看到輔助運(yùn)放單位增益頻率的選擇也受到主運(yùn)放帶寬和第一非主極點(diǎn)的限制，P輸入對(duì)管兩個(gè)極點(diǎn)距離較遠(yuǎn)，也使得設(shè)計(jì)更為方便。

2.3 輔助運(yùn)放結(jié)構(gòu)

兩個(gè)輔助運(yùn)放也為折疊共源共柵結(jié)構(gòu)，其中A1管輸入共模電平較低，用PMOS作為輸入對(duì)管，A2則采用N管輸入。輔助運(yùn)放的共模反饋電路采用連續(xù)時(shí)間共模反饋，因?yàn)檩o助運(yùn)放驅(qū)動(dòng)的負(fù)載電容較小，為不影響帶寬，開關(guān)電容電路勢(shì)必需要更小的電容，導(dǎo)致時(shí)鐘饋通效應(yīng)、電荷注入效應(yīng)更加明顯；另外輔助運(yùn)放不需要大的輸出擺幅，采用連續(xù)時(shí)間共模反饋也能使建立時(shí)間更短。輔助運(yùn)放A1及其共模反饋電路如圖2所示(A2結(jié)構(gòu)與此類似)。

3 電路設(shè)計(jì)

3.1 開關(guān)電容共模反饋

主運(yùn)放采用開關(guān)電容共模反饋，具有大的輸出擺幅并且?guī)缀醪幌撵o態(tài)功耗等優(yōu)點(diǎn)。圖3為一種常用的SC-CMFB結(jié)構(gòu)。

在一些手提及電池供電系統(tǒng)中要求有電源關(guān)斷模式以降低功耗，因此開關(guān)電容共模反饋的建立時(shí)間是重要的，他決定了模擬電路從電源開啟或從關(guān)斷模式到激活模式的過渡能否可靠工作?；谝陨峡紤]，本設(shè)計(jì)采用的一種SC-CMFB電路^[5]，如圖4所示。

SC-CMFB電路何時(shí)開始工作取決于C2上的電壓何時(shí)建立到Vcm-Vb，圖4所示電路在F1和F2兩個(gè)周期都有C1和C2并聯(lián)，給C2充電，理論上講將有比圖3的電路快一倍的建立時(shí)間。另外，由于在C2兩旁的時(shí)鐘總有相反的相位，當(dāng)一個(gè)開啟時(shí)，另一個(gè)關(guān)斷，使得時(shí)鐘饋通效應(yīng)和溝道電荷注入效應(yīng)都得到了抑制，C2的值也可選得更小。

開關(guān)電容的選取原則：

(1) Ct=C1+C2連到了運(yùn)放輸出端，這增加了運(yùn)放的總負(fù)載，要求Ct盡量小；

(2) 共模環(huán)路也要求有足夠的帶寬以抑制共模擾動(dòng)，一般要設(shè)為等于或大于差模環(huán)路帶寬的1/2^[4]，這要求Ct不能太小；

(3) C1和C2的比值決定了電壓收斂的速度(C2，C1以及兩旁的開關(guān)實(shí)際上組成一個(gè)SC的一階低通濾波器，輸入為直流電壓Vcm- Vb)，另外選擇C1大于C2還可以減小電荷注入誤差和泄漏電流誤差。

根據(jù)以上規(guī)則，經(jīng)過計(jì)算和仿真調(diào)整，選擇C1=120 fF，C2=20 fF已能滿足要求。圖5為分別使用圖3和圖4電路的輸出共模電平建立時(shí)間仿真圖，兩種結(jié)構(gòu)選擇相同的總電容。時(shí)鐘周期為50 ns，圖中可見，改進(jìn)的SC-CMFB電路有更快的建立時(shí)間和更理想的穩(wěn)定電壓值。

3.2 輔助運(yùn)放設(shè)計(jì)

在設(shè)計(jì)輔助運(yùn)放時(shí)必須注意零極點(diǎn)的偶對(duì)(doublet)現(xiàn)象，如果偶對(duì)出現(xiàn)在系統(tǒng)的-3 dB點(diǎn)以內(nèi)，則會(huì)使系統(tǒng)的建立時(shí)間加長。在Gain-Boost中，偶對(duì)通常出現(xiàn)在輔助運(yùn)放的單位增益頻率附近，提高偶對(duì)的發(fā)生頻率可以避免他對(duì)建立時(shí)間的影響，但如果提高到主運(yùn)放次極點(diǎn)附近時(shí)，將會(huì)使運(yùn)放出現(xiàn)不穩(wěn)定。因此輔助運(yùn)放的設(shè)計(jì)必須滿足^[6，7]：

βωu≤ωa≤ωp，2

其中β為閉環(huán)系統(tǒng)反饋系數(shù)，ωu為主運(yùn)放的單位增益帶寬，ωa為輔助運(yùn)放的單位增益帶寬，ωp，2為主運(yùn)放第一非主極點(diǎn)頻率。在設(shè)計(jì)中先假設(shè)β=1，這樣對(duì)于更低β值也能滿足條件。主運(yùn)放第一非主極點(diǎn)的位置不好確定，可以選擇輔助運(yùn)放單位增益頻率略大于主運(yùn)放的單位增益頻率，根據(jù)仿真結(jié)果看是否需要調(diào)整或加補(bǔ)償電容。

4 電路仿真

電路采用中芯國際(SMIC)0-18 μm混合信號(hào)工藝設(shè)計(jì)，1-8 V電壓供電，在Hspice中進(jìn)行仿真驗(yàn)證，仿真時(shí)，負(fù)載電容CL取0-75 pF，加上共模反饋電路電容和輸出寄生電容，輸出端總負(fù)載電容實(shí)際約為1 pF。圖6所示是運(yùn)放的頻率響應(yīng)。

運(yùn)放的低頻增益為92-2 dB，單位增益帶寬為504 MHz，相位裕量為78°。把運(yùn)放接為單位增益模式，測(cè)量出建立時(shí)間為4-5 ns(0.1%建立誤差)，壓擺率為530 V/μs。運(yùn)放的其他一些主要參數(shù)示于表1中。

表1 OTA主要性能參數(shù)

5 結(jié) 語

本文對(duì)增益增強(qiáng)技術(shù)的工作原理進(jìn)行了分析，并利用0-18 μm混合信號(hào)工藝設(shè)計(jì)了一個(gè)全差動(dòng)跨導(dǎo)運(yùn)算放大器，采用了一種改進(jìn)的SC-CMFB電路，有更快的共模電平建立時(shí)間和更高的精度。仿真結(jié)果表明，在1-8 V電源電壓下可以達(dá)到92-2 dB的直流增益、504 MHz帶寬和78°的相位裕量，功耗也僅為3-2 mW。該OTA可用于高速A/D轉(zhuǎn)換器等領(lǐng)域。

參考文獻(xiàn)

［1］Paul R Gray，Paul J Hurst.Analysis and Design of Analog Integrated Circuits[M].4th Edition，New York: John Wiley Sons，Inc，2001.

［2］畢查德·拉扎維.模擬CMOS集成電路設(shè)計(jì)[M].陳貴燦，程軍，張瑞智，等譯.西安：西安交通大學(xué)出版社，2002.

［3］Bult K，Geelen G.A Fast-Settling CMOS Op Amp for SC Circuits with 90 dB DC Gain[J].IEEE J Solid-State Circuits，1990，25(6):1 379-1 384.

［4］Ojas Choksi，Richard Carley L.Analysis of Switched- Capacitor Common-Mode Feedback Circuit [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing，2003，50(12): 906-916.

［5］Garrity.Common-Mode Output Sensing Circuit[P].U.S.Patent 5894284，April 13，1999.

［6］Mohammad Mahdi Ahmadi.A New Modeling and Optimization of Gain-Boosted Cascode Amplifier for High-Speed and Low-Voltage Applications [J].IEEE Transactions on Circuits and Systems-II: Express Briefs，2006，53(3): 169-173.

［7］Mrinal Das.Improved Design Criteria of Gain-Boosted CMOS OTA with High Speed Optimizations [J].IEEE Transactions on Circuits and Systems-II: Analog and Digital Signal Processing，2002，49(3): 204-207.

作者簡(jiǎn)介 吳曉雷 男，1982年出生，天津?qū)氎嫒耍T士研究生。主要研究方向?yàn)樯顏單⒚證MOS模擬集成電路設(shè)計(jì)。

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文?！?/p>