摘 要：提出了一種適用于直擴通信系統(tǒng)的解調(diào)解擴模塊。分析了該電路的基本原理及其實現(xiàn)技術(shù)，詳細討論了各電路模塊的設(shè)計實現(xiàn)方法，并采用自頂向下和模塊化的設(shè)計思想，利用Verilog語言，通過仿真和綜合，最后在FPGA上硬件實現(xiàn)。給出了電路實現(xiàn)后的仿真結(jié)果及RTL圖，結(jié)果表明該環(huán)路性能優(yōu)良，能夠達到項目的設(shè)計指標要求，對工程設(shè)計有一定的參考價值。

關(guān)鍵詞：解擴；解調(diào)；Costas環(huán)；載波同步；FPGA；環(huán)路濾波器

中圖分類號：TN41，TP33 文獻標識碼：B

文章編號：1004373X(2008)0504303

Design and Realization of Digital Despread-Demodulator Based on FPGA

HE Xu，TIAN Zhong

(Research Institute of Electronic Science and Technology，University of Electronic Science Technology of China，Chengdu，610054，China)

Abstract：A despread-demodulator for Direct-Sequence Spread-Spectrum (DS-SS)system is introduced.The basic principle and realization technology of circuit is researched.Design of each submodels are described in detail.Up-down and modularization design thought are adopted during the design.The logical circuit of the circuit is implemented in FPGA chip with Verilog.The simulation results and RTL scheme are provided，the results show that high performance can be achieved by using this circuit.It achieves the target of project.The conclusion has reference value to engineering design.

Keywords：despread;demodulate;Costas loop;carrier synchronization;FPGA;loop filter

1 引 言

擴頻通信系統(tǒng)是將基帶信號的頻譜擴展到很寬的頻帶上，然后進行傳輸，通過增大頻帶寬度來提高信噪比的一種系統(tǒng)。由于擴頻系統(tǒng)具有抗干擾能力強、保密性高、截獲概率低、多址復(fù)用和任意選址等優(yōu)點，在移動通信等諸多領(lǐng)域越來越受到重視。

在擴頻通信系統(tǒng)中，載波同步是擴頻接收機正常解調(diào)的前提，是擴頻通信中的一項關(guān)鍵性技術(shù)。常用的載波同步技術(shù)有平方環(huán)、Costas環(huán)和通用載波恢復(fù)環(huán)等。其中Costas環(huán)是跟蹤低信噪比的抑制載波信號的最佳裝置，也是現(xiàn)實中應(yīng)用最多的一種。過去擴頻信號載波同步常采用模擬Costas環(huán)，但是模擬環(huán)常存在I，Q通道間幅相不平衡、必須初始校準等問題。采用全數(shù)字實現(xiàn)的環(huán)路能夠有效地避免這些問題 。

本文介紹一種全數(shù)字Costas環(huán)，他能夠很好地完成由BPSK調(diào)制的擴頻信號的載波同步和跟蹤，從而完成對調(diào)制信息的解擴解調(diào)。該電路具有可靠性高、體積小、功耗低、調(diào)試方便等優(yōu)點。通過編程、綜合和仿真，最后在FPGA上硬件實現(xiàn)本模塊。測試結(jié)果表明，本模塊的各項指標均達到設(shè)計要求。

2 數(shù)字Costas環(huán)的基本原理

Costas環(huán)主要由數(shù)字下變頻器、解擴單元、積分-清零器(I-D)、數(shù)字鑒相器、數(shù)字環(huán)路濾波器(LPF)以及數(shù)字控制振蕩器(DDS)等模塊組成。

設(shè)輸入的BPSK調(diào)制信號為S(n)=APcos ωn，其中P為擴頻的PN碼，A為數(shù)據(jù)調(diào)制信號，ω為輸入載波角頻率，將輸入信號分別加到I路和Q路乘法器，分別與環(huán)路DDS產(chǎn)生的cos(ωn+φ)和sin(ωn+φ)相乘，則I，Q兩路乘法器輸出分別為:

當輸入信號中擴頻碼(PN碼)和來自碼同步環(huán)的擴頻碼精確同步的情況下，輸入信號通過解擴單元就可以去除擴頻碼，解擴后I，Q兩路輸出分別為:

最后通過低通濾波器濾去二倍頻，最終I，Q兩路輸出分別為:

可見，兩路乘法器的輸出均包含有調(diào)制信號，兩者相乘可消除調(diào)制信號的影響，再經(jīng)環(huán)路濾波器濾波后可得DDS控制電壓:

由于DDS的控制電壓已經(jīng)去除了基帶信號的成分，只受到相位誤差φ的控制(k為常數(shù))，所以可以對DDS進行準確的調(diào)整，實現(xiàn)對載波的精確同步和跟蹤。

3 數(shù)字Costas環(huán)各子模塊設(shè)計

從資源消耗和精度的綜合考慮，采用了8位的查找表(IP核)來生成正弦余弦波，所以從累加器輸出的相位信號必須截取高8位作為查找相位數(shù)據(jù)輸入到查找表，輸出正弦余弦信號也為8位。其具體實現(xiàn)結(jié)構(gòu)如圖2所示。

3.2 解擴單元

由于在直擴通信系統(tǒng)中，只有在PN碼進入精確跟蹤之后，碼同步環(huán)路把精確PN碼鐘送入該環(huán)路的解擴單元完成擴頻碼片數(shù)據(jù)的解擴功能，載波同步環(huán)路才能開始工作。該模塊采用異或門來完成解擴(解擴方法與接收信號的擴頻方式有關(guān))。

3.3 積分清零器

設(shè)置積分清零器的目的是為了去掉數(shù)字混頻后的高次諧波和實現(xiàn)擴頻增益。積分清零器實際上是由累積器和寄存器組成，積分清零數(shù)需要根據(jù)積分結(jié)果和擴頻增益而定，積分結(jié)果和積分時間跟信息速率有緊密的關(guān)系，并要求清零時鐘沿和采樣時鐘沿保持一致。

本設(shè)計中累加時鐘采用系統(tǒng)時鐘，清零時鐘采用信息速率時鐘。所以積分次數(shù)Dr＝fclk/fd=3 060次，滿足增益要求。為了防止數(shù)據(jù)溢出，在進行累加前必須對輸入信號擴位，根據(jù)累加次數(shù)可以計算出輸出需要擴展12位。

3.4 數(shù)字鑒相器

數(shù)字鑒相器主要完成同相(I)支路信號的檢測。由于整個Costas環(huán)采用補碼運算，過零檢測就是判決積分清零器運算結(jié)果的符號位，并使得I支路的積分清零脈沖輸出過零點形成檢測脈沖。在運用中，我們采用判決I支路輸出信號的最高位的正、負符號位，從而形成了過零檢測脈沖。然后，該脈沖跟Q支路的輸出數(shù)據(jù)進行異或門鑒相，鑒相后的誤差信號送入環(huán)路濾波器。

3.5 數(shù)字環(huán)路濾波器

數(shù)字環(huán)路濾波器在環(huán)路中對輸入噪聲起抑制作用，并且對環(huán)路的校正速度還起到調(diào)節(jié)作用，因此對環(huán)路的性能起著關(guān)鍵作用，是需要進行參數(shù)調(diào)整的主要模塊。在本接收機中采用一階理想數(shù)字環(huán)路濾波器。該濾波器在其直流增益為無窮大而頻偏為常數(shù)的情況下可以實現(xiàn)零穩(wěn)態(tài)相位誤差和頻率誤差。其結(jié)構(gòu)如圖3所示。

在本設(shè)計中，取阻尼系數(shù)0.707，環(huán)路帶寬為BL=800 Hz，AD位數(shù)n=8，Q=228-1=0.015 625，積分清零器輸出與輸入位數(shù)之差B＝28-16=12，D為清零率等于Dr，系統(tǒng)時鐘為48.96 MHz，DDS相位累加器字長N=32位，調(diào)整間隔取T等于一個符號周期為1/16K，可得環(huán)路增益K、濾波器固有頻率ωn、濾波器參數(shù)C1和C2，詳細推導(dǎo)見文獻[1]。

在FPGA實現(xiàn)中，為了避免過多使用乘法器占用FPGA資源和簡化硬件電路設(shè)計，C1和C2可用小數(shù)乘法來實現(xiàn)，這里用移位的方法來近似實現(xiàn)。即通過右移其相應(yīng)指數(shù)的位數(shù)(取絕對值)來實現(xiàn)。

本設(shè)計中要求達到跟蹤1.5 kHz的頻偏，經(jīng)過參數(shù)調(diào)整，實際選取C1=2-6，C2=2-10時，則分別右移6位和10位，頻偏在快捕帶外同步帶內(nèi)，環(huán)路經(jīng)過調(diào)整后鎖定；當選取C1=2-5，C2=2-9時，則分別右移5位和9位，頻偏處于快捕帶內(nèi)，環(huán)路直接鎖定。

4 數(shù)字Costas環(huán)在FPGA上的實現(xiàn)

本設(shè)計采用Xilinx公司的Spartan3系列XC3S4000 FPGA，用Verilog語言編程，開發(fā)環(huán)境為Xilinx ISE 7.1i，仿真工具采用ModelSim 6.1a，綜合工具采用Synplify Pro 8.0。經(jīng)過測試，該環(huán)路能夠鎖定的最大頻偏能夠達到2 kHz，實現(xiàn)載波同步。圖4為在ModelSim上仿真結(jié)果，由環(huán)路濾波器輸出曲線可知，環(huán)路鎖定(環(huán)路濾波器輸出穩(wěn)定)時間大約為3 ms，滿足接收機設(shè)計指標要求。在Synplify平臺上綜合后的頂層RTL圖如圖5所示。[LL]

5 結(jié) 語

在擴頻通信系統(tǒng)中，數(shù)字Costas環(huán)結(jié)構(gòu)簡單、性能優(yōu)秀，能夠快速高效的實現(xiàn)載波同步從而實現(xiàn)調(diào)制信息的接擴解調(diào)。在整個系統(tǒng)中最關(guān)鍵的是環(huán)路濾波器的設(shè)計，對整個環(huán)路的性能起著重要作用。

本文中的Costas環(huán)已經(jīng)在以FPGA為核心的硬件系統(tǒng)中運行，能夠精確實現(xiàn)載波的同步和跟蹤，且占用系統(tǒng)資源較少，動態(tài)范圍較大，測試結(jié)果達到預(yù)期的設(shè)計指標要求。本電路已成功地應(yīng)用于某直擴通信接收機中，效果良好。

參考文獻

［1］張欣.擴頻通信數(shù)字基帶信號處理算法及其VLSI實現(xiàn)[M].北京:科學(xué)出版社，2004.

［2］張厥盛，鄭繼禹，萬心平.鎖相技術(shù)[M].西安:西安電子科技大學(xué)出版社，2003.

［3］曾一凡，李暉.擴頻通信原理[M].北京:機械工業(yè)出版社，2005.

［4］王誠.FPGA/CPLD設(shè)計工具:Xilinx ISE使用詳解[M].北京:人民郵電出版社，2004.

［5］Costas J P.Synchronous Communication[J].Proceedings of the IRE，1956，44(12):1 713-1 718.

［6］Michael S，Braasch A J，Van Dierendock.GPS Receiver Architectures and Measurements[J].Proceedings of the IEEE，1999，87(1):48-64.

［7］Chung B.Performance Analysis of An All-digital BPSK Direct Sequence Spread Spectrum IF Receiver Architecture[J].IEEE.S.Areas.Commun.，1993，11(9):1 614-1 631.

注：“本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文?！?/p>