摘 要：給出一低功耗、低溫度系數(shù)的電壓基準(zhǔn)源電路的設(shè)計。其特點是利用工作在弱反型區(qū)晶體管的特性，該電壓基準(zhǔn)源采用CSMC 0.5 μm，兩層POLY，一層金屬的CMOS工藝實現(xiàn)，芯片面積為0.036 75 mm2。測試結(jié)果表明：其最大工作電流不超過380 nA；在2.5~6 V工作電壓下，線性調(diào)整率為0.025％；4 V輸入電壓；20~100 ℃范圍內(nèi)，平均溫度系數(shù)為64 ppm/℃。以更小的面積，更低的功耗實現(xiàn)了電壓基準(zhǔn)源的性能。

關(guān)鍵詞：電壓基準(zhǔn)源;低功耗;CMOS;POLY

Design of a Low Power CMOS Voltage Reference

GUO Lifang，YAO Ruohe，LI Wenguan

(Physics Science Technology College，South China University of Technology，Guangzhou，510640，ChinaAbstract：An ultra low power，low temperature coefficient voltage reference is described in this paper.The characteristic of the weak inversion MOS transistor is used in this arichitecture.The voltage reference is implemented in CSMC 0.5 μm，double POLY，single metal CMOS process，the die size is 0.036 75 mm2.Test results show that: the maximum operation current is less than 380 nA，the line regulation from 2.5~6 V is 0.025%，the mean temperature coefficient from 20~100 ℃ is 64 ppm/℃ at 4 V supply voltage.The biggest innovations are smaller die size and lower power consumption than other voltage references.

eywords：bandgap voltage reference;low power;CMOS;POLY

1 引 言

電壓基準(zhǔn)可以在溫度及電源電壓變化環(huán)境中提供穩(wěn)定的參考電壓，被廣泛應(yīng)用于比較器，A/D，D/A轉(zhuǎn)換器，信號處理器等集成電路中。目前已有不少Bipolar工藝和CMOS工藝的電壓基準(zhǔn)應(yīng)用于實際中，并且獲得了很高的精度和穩(wěn)定性。然而隨著各種便攜式移動通信和計算產(chǎn)品的普及，對電池的需求大大加強，但是電池技術(shù)發(fā)展相對落后，降低電路的功耗成為IC設(shè)計關(guān)注的一個焦點；電路的功耗會全部轉(zhuǎn)換成熱能，過多的熱量會產(chǎn)生焦耳熱效應(yīng)，加劇硅失效，導(dǎo)致可靠性下降，而快速散熱的要求又會導(dǎo)致封裝和制冷成本提高；同時功耗大將導(dǎo)致溫度高，載流子速度飽和，IC速度無法再提升；并且功耗降低，散熱減少，也能減少對環(huán)境的影響。因此，功耗已成為超大規(guī)模集成電路設(shè)計中除速度，面積之外需要考慮的第三維度^［1］。

傳統(tǒng)的帶隙電壓基準(zhǔn)源面積大、功耗大、不適應(yīng)低功耗小面積的要求。本文立足于低功耗、小面積、利用工作于弱反型區(qū)晶體管的特點，對傳統(tǒng)的帶隙電壓基準(zhǔn)源做出改進，設(shè)計了一款最大消耗380 nA電流的電壓基準(zhǔn)源，大大減小了面積，且與CMOS工藝兼容，同時提出一種新的不耗電的啟動電路。本文先介紹傳統(tǒng)典型帶隙基準(zhǔn)電路的原理與功耗組成，提出改進電路結(jié)構(gòu)，并進行分析，最后給出基于0.5 μm CMOS 工藝模型的仿真結(jié)果和測試結(jié)~果。