摘 要：為了解決全彩LED同步視頻顯示屏灰度級(jí)低、刷新速度不高的問(wèn)題，根據(jù)LED大屏的驅(qū)動(dòng)結(jié)構(gòu)，設(shè)計(jì)了256級(jí)顯示灰度時(shí)刷新率可達(dá)90 Hz的數(shù)據(jù)處理電路。該電路的設(shè)計(jì)，應(yīng)用了數(shù)字視頻數(shù)據(jù)信號(hào)位面分離的策略，采用了分場(chǎng)寫(xiě)入、分區(qū)讀出緩存存儲(chǔ)器的方法。詳細(xì)介紹了電路的數(shù)據(jù)處理流程和關(guān)鍵功能模塊的實(shí)現(xiàn)。實(shí)際測(cè)試表明，該設(shè)計(jì)滿足了高亮度、低圖像閃爍、無(wú)掉色的技術(shù)指標(biāo)。

關(guān)鍵詞：LED顯示；數(shù)據(jù)處理電路；EDA統(tǒng)計(jì);位面分離

中圖分類(lèi)號(hào)：TN321 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004373X(2008)1717403

Design of Digital Video Signal Processing Circuit for LED Full-color Display

LI Junyan1，2，GAO Yang2，ZHOU Yan1，LIU Jia1，CAI Linfei3

(1.Information Engineering School，Southwest University of Science Technology，Mianyang，621010，China;

2.Institute of Electronic Engineering，China Academy of Engineering Physics，Mianyang，621900，China;

3.Jiuzhou State Authorized Enterprise Technology Center，Shenzhen，518104，China)

Abstract：To solve the problem of low grey scale and refresh rate existed in full-color LED synchronous video display screen，data processing circuit is designed according to the LED screen driver architecture.The digital video signals bit plane separation strategy is applied in the circuit design，and the sub-field writing-in and sub-area readout to the cache memory method is used.It can reach 90 Hz refresh rate at 256 grey scales.Data process flow and critical functional modules′ implementation are introduced.Functional test shows that the design meets the specifications of high brightness，less image flutter and no colour missing.

Keywords：LED display;data processing circuit;EDA design;bit plane separation

1 引 言

LED視頻顯示屏由于亮度高、視角廣、壽命長(zhǎng)、性價(jià)比高，而且具有可與計(jì)算機(jī)同步顯示各種文字、圖形、圖像，可實(shí)時(shí)播放電視、錄像、影碟等視頻信號(hào)，可即時(shí)輸入、編輯各種多媒體數(shù)據(jù)等優(yōu)點(diǎn)，使其在街頭、廣場(chǎng)、商業(yè)中心、運(yùn)動(dòng)場(chǎng)所、娛樂(lè)場(chǎng)所、控制中心許多公共場(chǎng)合得到了廣泛的應(yīng)用。但是由于技術(shù)的問(wèn)題，特大視頻顯示屏還面臨著嚴(yán)峻的挑戰(zhàn)，主要表現(xiàn)在灰度級(jí)低，亮度損失嚴(yán)重，刷新速度低。另外，本文的視頻信號(hào)源來(lái)自DVI(Digital Video Interface)接口，DVI接口輸出的為數(shù)字視頻信號(hào)，信息量大，一般是先經(jīng)過(guò)外部RAM(Random Array Memory)緩存，然后由處理器對(duì)視頻信號(hào)進(jìn)行處理?？捎糜跀?shù)字圖像存儲(chǔ)的外部存儲(chǔ)器有很多種，如SRAM，DRAM和SDRAM，它們的容量和速度各不相同。DRAM和SDRAM屬于動(dòng)態(tài)存儲(chǔ)器，容量大，使用中需要刷新，當(dāng)處理器沒(méi)有外部動(dòng)態(tài)RAM接口時(shí)，就需要設(shè)計(jì)刷新電路，這給系統(tǒng)應(yīng)用帶來(lái)不便；SRAM不用刷新，不需要專(zhuān)用接口，實(shí)時(shí)性好，并且可以進(jìn)行跳地址尋址，所以本文利用SRAM作為外部緩存存儲(chǔ)器。采用分場(chǎng)分區(qū)存儲(chǔ)技術(shù)，使刷新頻率大為提高，圖像顯示效果清晰穩(wěn)定，實(shí)現(xiàn)了分辨率800×256，刷新頻率90 Hz，紅綠藍(lán)三色256×256×256灰度級(jí)的視頻顯示系統(tǒng)。同時(shí)，采用該技術(shù)，亮度和灰度級(jí)方便可調(diào)，亮度損失小。

2 系統(tǒng)組成

LED視頻顯示系統(tǒng)總體框圖如圖1所示：該系統(tǒng)由發(fā)送和接收兩部分組成，發(fā)送部分的功能主要是對(duì)DVI接口傳輸?shù)囊曨l信號(hào)進(jìn)行編解碼形成24 b真彩色視頻數(shù)據(jù)和點(diǎn)時(shí)鐘(CLK)，行同步信號(hào)(HS)，場(chǎng)同步信號(hào)(VS)，數(shù)據(jù)有效信號(hào)(DE)等控制信號(hào)，通過(guò)LVDS(Low Voltage Differential Signaling)電平傳輸?shù)浇邮湛ㄉ?，?jīng)過(guò)接收卡的數(shù)據(jù)處理傳送給具有特定驅(qū)動(dòng)結(jié)構(gòu)(1/8掃描方式，74HC595驅(qū)動(dòng)芯片)的LED大屏。本文的重點(diǎn)是介紹接收卡的數(shù)據(jù)處理模塊。

3 數(shù)據(jù)處理

數(shù)據(jù)處理流程如圖2所示：接收卡接收發(fā)送卡傳輸過(guò)來(lái)的視頻信號(hào)(控制信號(hào)和數(shù)據(jù)信號(hào))，將視頻信號(hào)中的數(shù)據(jù)經(jīng)過(guò)位面分離，分場(chǎng)存入外部緩存，然后分區(qū)讀出，傳送給顯示驅(qū)動(dòng)屏。其中位面分離模塊將不同數(shù)據(jù)的同權(quán)位重新組合成新的數(shù)據(jù)存儲(chǔ)在存儲(chǔ)器中。外部緩存采用兩個(gè)SRAM乒乓緩存的技術(shù)，實(shí)現(xiàn)數(shù)據(jù)的流水線處理。下面分別介紹位面分離模塊和分場(chǎng)分區(qū)存儲(chǔ)的原理和實(shí)現(xiàn)。

3.1 位面分離模塊

視頻顯示屏采用的灰度級(jí)控制方式為分場(chǎng)疊加與占空比相結(jié)合的方式^{［1，2］}，如表1所示：其中分場(chǎng)疊加是指用不同場(chǎng)次的恒頻掃描來(lái)實(shí)現(xiàn)不同灰度級(jí)，如表1的D7~D4;占空比控制是指控制點(diǎn)亮?xí)r間與關(guān)斷時(shí)間的占空比來(lái)實(shí)現(xiàn)灰度的調(diào)節(jié)，如表1的D3~D0。而這兩種方式的前提都是要實(shí)現(xiàn)視頻數(shù)據(jù)的位面分離。位面分離用FPGA來(lái)實(shí)現(xiàn)，一共包括兩大模塊，數(shù)據(jù)移位寄存器和數(shù)據(jù)選擇器。用VHDL實(shí)現(xiàn)的原理框圖如圖3所示，其中r0-7，g0-7，b0-7分別是真彩色圖像數(shù)據(jù)的紅綠藍(lán)三色，分別占用一個(gè)字節(jié)。把這24位數(shù)據(jù)線分別通過(guò)一個(gè)8位寬數(shù)據(jù)移位寄存器寄存，然后通過(guò)一個(gè)顏色位選擇器輸出到外部緩存器中。通過(guò)控制緩存器的地址實(shí)現(xiàn)位面分離，外部緩存的數(shù)據(jù)寬度為24位，使RGB三種顏色并行進(jìn)行位面分離。其中移位寄存器使用了流水線的技術(shù)，在鎖存輸出前8個(gè)數(shù)據(jù)的同權(quán)位的同時(shí)，移進(jìn)第9個(gè)數(shù)據(jù)的同權(quán)位，這樣提高了數(shù)據(jù)處理的效率。

3.2 分場(chǎng)分區(qū)存儲(chǔ)

數(shù)據(jù)經(jīng)過(guò)位面分離以后，不同數(shù)據(jù)的同權(quán)位^［3］組成了新的數(shù)據(jù)，通過(guò)控制存儲(chǔ)器的地址使一幀所有數(shù)據(jù)的同權(quán)位寫(xiě)在存儲(chǔ)器的同一段中，因此對(duì)寫(xiě)地址發(fā)生器要求比較高。該系統(tǒng)要求256級(jí)灰度，那么將存儲(chǔ)器分成8個(gè)段，每個(gè)段存儲(chǔ)代表同一個(gè)權(quán)值的位(場(chǎng))。其中，8個(gè)段用3(23)根地址線來(lái)代替，分辨率為800*256的大屏有256行，800列，那么行地址用8(28)根地址線表示，這8根地址線前5位為區(qū)地址(32區(qū))，后3位為一個(gè)區(qū)的行地址(1/8掃描)。列地址用7(27)根地址線來(lái)表示，因?yàn)榇鎯?chǔ)器為24位寬，一個(gè)存儲(chǔ)單元代表LED顯示屏8個(gè)RGB點(diǎn)的同權(quán)位，其優(yōu)先級(jí)從高到底的順序?yàn)椋簣?chǎng)地址>列地址>行地址。分別用計(jì)數(shù)器來(lái)實(shí)現(xiàn)，這三個(gè)計(jì)數(shù)器級(jí)聯(lián)就構(gòu)成了存儲(chǔ)器的寫(xiě)地址，其連接方式為：場(chǎng)地址(A17~A15)，區(qū)地址(A14~A10)，區(qū)內(nèi)行地址(A9~A7)，列地址(A6~A0)。由此可見(jiàn)，通過(guò)改變存儲(chǔ)器地址線的優(yōu)先級(jí)可實(shí)現(xiàn)分場(chǎng)(8場(chǎng))存儲(chǔ)。

數(shù)據(jù)分8場(chǎng)寫(xiě)入存儲(chǔ)器，讀出時(shí)要求分19場(chǎng)讀出，并且要控制每一場(chǎng)的顯示時(shí)間。所以在產(chǎn)生讀地址的場(chǎng)地址計(jì)數(shù)器的時(shí)候，先設(shè)計(jì)一個(gè)19進(jìn)制的計(jì)數(shù)器counter19(0~18)。表2為counter19和場(chǎng)地址計(jì)數(shù)器的關(guān)系：每一場(chǎng)的顯示時(shí)間是用比較器來(lái)實(shí)現(xiàn)的，可以通過(guò)改變比較器中的值靈活地校正灰度和亮度。

LED顯示屏要求32區(qū)同時(shí)點(diǎn)亮，采用數(shù)據(jù)的并行處理，降低硬件消耗和系統(tǒng)工作頻率。提高刷新頻率。由于存儲(chǔ)器每次只能讀出一個(gè)數(shù)據(jù)，所以必須采用分區(qū)鎖存，然后把32區(qū)數(shù)據(jù)并行輸出。

行地址和列地址同寫(xiě)地址發(fā)生器原理相同，這里主要介紹一下它們的優(yōu)先級(jí)。數(shù)據(jù)已經(jīng)是位面分離的，所以要想實(shí)現(xiàn)32區(qū)數(shù)據(jù)同時(shí)顯示，那么區(qū)地址的優(yōu)先級(jí)應(yīng)為最高，其次是列地址，然后是行地址，最后是場(chǎng)地址。與存儲(chǔ)器連接方式同寫(xiě)地址一樣。

4 仿真波形

位面分離模塊的仿真波形如圖4所示：其中RGBdin［23..16］為輸入數(shù)據(jù)的高八位，rgb_regroup_output［23..16］為輸出數(shù)據(jù)的高八位。flag為輸入數(shù)據(jù)有效信號(hào)標(biāo)志，flag_delay85為輸出有效信號(hào)的標(biāo)志。

波形分析如下：

輸入數(shù)據(jù)前8個(gè)數(shù)據(jù)的前面7個(gè)都為00h，第8個(gè)為02h，這8個(gè)數(shù)據(jù)進(jìn)行位面分離后輸出見(jiàn)表3，由表3可以看出位面分離實(shí)現(xiàn)了前8個(gè)數(shù)據(jù)轉(zhuǎn)置后從右往左讀出。

圖5為寫(xiě)地址的仿真波形，可以看出，場(chǎng)地址優(yōu)先級(jí)最高，當(dāng)場(chǎng)地址為7h時(shí)，列地址加1，當(dāng)列地址為63h時(shí)，行地址加1，當(dāng)行地址為7h時(shí)，區(qū)地址加1。同理可以看出圖6讀地址的進(jìn)位順序?yàn)椋簠^(qū)地址為1Fh時(shí)，列地址加1，列地址為63h時(shí)，行地址加1，行地址為7h時(shí)，場(chǎng)地址按19場(chǎng)原理進(jìn)行計(jì)數(shù)。圖6中行地址為7h時(shí)，場(chǎng)地址并沒(méi)有加1。圖7為場(chǎng)地址計(jì)數(shù)器控制的占空比信號(hào)。該信號(hào)接顯示屏驅(qū)動(dòng)板行掃描信號(hào)的使能端，通過(guò)控制掃描信號(hào)控制顯示時(shí)間，從而實(shí)現(xiàn)灰度級(jí)。

5 結(jié) 語(yǔ)

針對(duì)LED視頻顯示屏的系統(tǒng)遇到的刷新速度和灰度控制問(wèn)題，本文提出了一種分場(chǎng)分區(qū)存儲(chǔ)技術(shù)，詳細(xì)地介紹了其原理和實(shí)現(xiàn)。通過(guò)波形仿真和工程應(yīng)用，該方法很好地解決了LED顯示控制系統(tǒng)中圖像閃爍，亮度損失大的問(wèn)題，并且其灰度和亮度控制可以靈活校正。

參 考 文 獻(xiàn)

［1］蔡林飛，高楊，劉佳，等.LED全彩大屏幕同步顯示系統(tǒng)設(shè)計(jì)［J］.電視技術(shù)，2007，31(3)：31-33.

［2］蔡林飛.LED全彩大屏同步顯示控制系統(tǒng)設(shè)計(jì)［D］.綿陽(yáng):西南科技大學(xué)，2007.

［3］劉傳清，張?zhí)N玉，胡修林.LED彩色屏數(shù)字視頻信號(hào)的數(shù)據(jù)重構(gòu)與存貯技術(shù)［J］.電子與自動(dòng)化，1999(1):15-17.

作者簡(jiǎn)介 李俊艷 女，1984年出生，碩士研究生。主要研究方向?yàn)镋DA設(shè)計(jì)。

高 楊 男，1972年出生，博士，副研究員。主要研究方向?yàn)槲⒐鈾C(jī)電系統(tǒng)(MOEMS)。

周 巖 女，1983年出生，碩士研究生。主要研究方向?yàn)镋DA設(shè)計(jì)。

劉 佳 男，1980年出生，碩士研究生。主要研究方向?yàn)镋DA設(shè)計(jì)。

蔡林飛 男，1979年出生，碩士，九洲國(guó)家企業(yè)技術(shù)中心LED研發(fā)中心工程師。主要研究方向?yàn)楣怆婏@示技術(shù)。