摘 要：隨著電子技術(shù)的飛速發(fā)展，在集成技術(shù)高度發(fā)達(dá)的今天，人們已越來越不滿足使用傳統(tǒng)的通用邏輯器件的設(shè)計(jì)。FPGA的應(yīng)用是現(xiàn)代教育發(fā)展的一種趨勢(shì)，通過生理刺激反應(yīng)時(shí)間測(cè)試儀設(shè)計(jì)實(shí)例，比較詳細(xì)地說明人體受到刺激反應(yīng)后在數(shù)字邏輯電路的實(shí)踐應(yīng)用。通過本設(shè)計(jì)，有意識(shí)地激發(fā)學(xué)生學(xué)習(xí)的興趣和積極性，培養(yǎng)他們熟練運(yùn)用EDA技術(shù)的能力，以滿足時(shí)代的需要。

關(guān)鍵詞：FPGA;EDA;生理刺激反應(yīng);通用邏輯器件

中圖分類號(hào)：TM13 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004373X(2008)1717103

Design of a Circuit for Physiological Stimulus Reaction

LIU Yuying

(School of Information Science，Donghua University，Shanghai，200135，China)

Abstract：It is tenderncy of modern education that FPGA will be applied to the electronic teaching practice.By using physiological stimulus reaction in design，this article introduces the design application of digital logic circuit.This paper gives a complete example of design report.By the design，students′interest and activity are aroused and they can skillfully master the capibitity of EDA.This pratice is a pivotal step to enhance the integrative diathesis and the innovative ability of the students in order to meet the need of the times.

Keywords：FPGA;EDA;physiological stimulus reaction;general logic device

隨著電子技術(shù)發(fā)展，電子電路的形式趨向復(fù)雜化，面對(duì)這一狀況，人們已經(jīng)清醒地認(rèn)識(shí)到，要分析和設(shè)計(jì)復(fù)雜的電子系統(tǒng)人工的方法已不適用。依靠傳統(tǒng)的實(shí)驗(yàn)教學(xué)已遠(yuǎn)不能滿足社會(huì)對(duì)高新技術(shù)人才的培育需要。本文就一個(gè)綜合性的實(shí)例“生理刺激反應(yīng)時(shí)間測(cè)試儀”的設(shè)計(jì)過程具體說明了FPGA在電子電路設(shè)計(jì)中所起的作用。

1 總體方案的設(shè)計(jì)

人體在受到外界聲、光信號(hào)刺激后作出反應(yīng)的時(shí)間有快有慢，某些職業(yè)對(duì)從業(yè)人員的生理刺激反應(yīng)時(shí)間有一定要求。比如，短跑、跨欄運(yùn)動(dòng)員的成績(jī)都精確到0.01 s，所以運(yùn)動(dòng)員在起跑瞬間對(duì)發(fā)令槍響做出的反應(yīng)時(shí)間對(duì)其運(yùn)動(dòng)成績(jī)有很大程度的影響。生理刺激反應(yīng)時(shí)間測(cè)試儀就是用于測(cè)量被測(cè)試者在受到聲、光信號(hào)刺激后做出反應(yīng)動(dòng)作的滯后時(shí)間。本文通過生理刺激反應(yīng)時(shí)間測(cè)試儀的設(shè)計(jì)和實(shí)現(xiàn)，介紹數(shù)字測(cè)量?jī)x器的功能分析和設(shè)計(jì)綜合方法。

1.1 設(shè)計(jì)要求

(1) 受試者可以按“刺激源選擇”鍵選擇刺激信號(hào)是光或聲。

(2) 當(dāng)受試者按 “測(cè)試開始”按鍵后，系統(tǒng)進(jìn)入準(zhǔn)備狀態(tài)，“準(zhǔn)備”燈亮，其他指示燈滅，顯示器顯示全零。

(3) 測(cè)試儀在“準(zhǔn)備”燈亮后的1~10 s時(shí)間內(nèi)隨機(jī)發(fā)出光刺激信號(hào)(“測(cè)試”燈亮)或聲刺激信號(hào)(蜂鳴器響)，“準(zhǔn)備”燈滅。

(4) 當(dāng)刺激信號(hào)發(fā)出后測(cè)試儀開始計(jì)時(shí)，直到受試者按下“反應(yīng)”鍵停止計(jì)時(shí)，計(jì)時(shí)單位為0.1 ms。

(5) 以七段 LED數(shù)碼管顯示計(jì)時(shí)測(cè)量值的高三位，最低位測(cè)量值進(jìn)行四舍五入處理，顯示值保持到新的測(cè)量開始。

(6) 若受試者的反應(yīng)時(shí)間超過999.5 ms，“溢出”燈亮指示，測(cè)試計(jì)數(shù)器立即停止計(jì)時(shí)，“測(cè)試”燈滅或蜂鳴器停，“溢出”燈持續(xù)發(fā)光直到下次測(cè)試開始。

(7) 若受試者在刺激信號(hào)未發(fā)出前按“反應(yīng)”鍵，“違例”指示燈亮，“準(zhǔn)備”燈滅，并禁止刺激信號(hào)發(fā)出。

1.2 硬件環(huán)境

測(cè)試儀的控制部分以FPGA實(shí)現(xiàn)，光刺激信號(hào)由發(fā)光二極管產(chǎn)生、聲刺激信號(hào)由蜂鳴器產(chǎn)生?！皽y(cè)試開始”按鍵和“反應(yīng)”按鍵選擇點(diǎn)觸鍵產(chǎn)生脈沖信號(hào)，刺激源選擇采用自鎖鍵產(chǎn)生電平信號(hào)。測(cè)量值采用3個(gè)七段LED數(shù)碼管顯示，顯示方式由FPGA開發(fā)裝置決定。設(shè)計(jì)隨機(jī)脈沖發(fā)生模塊在DE2開發(fā)板或LP-2900開發(fā)裝置上實(shí)現(xiàn)，其原理框圖如圖1所示。

2 設(shè)計(jì)任務(wù)分析

分析設(shè)計(jì)要求可知，生理刺激反應(yīng)測(cè)試儀的基本功能是隨機(jī)產(chǎn)生刺激信號(hào)、計(jì)時(shí)顯示以及對(duì)受試者的操作進(jìn)行邏輯判斷。在數(shù)字邏輯電路中，計(jì)數(shù)器具有累計(jì)時(shí)鐘脈沖的作用，可以實(shí)現(xiàn)定時(shí)、延時(shí)或計(jì)時(shí)功能，所以，生理刺激反應(yīng)測(cè)試儀的主要部件是計(jì)數(shù)器和邏輯控制電路。系統(tǒng)設(shè)計(jì)中需要解決以下幾個(gè)問題。

2.1 隨機(jī)信號(hào)產(chǎn)生

隨機(jī)信號(hào)是指控制條件滿足后脈沖出現(xiàn)時(shí)間無法確定的信號(hào)。如果以一個(gè)任意出現(xiàn)的控制電平去選通一個(gè)周期性定時(shí)出現(xiàn)的脈沖信號(hào)，由于脈沖出現(xiàn)的時(shí)間與控制電平有效的時(shí)間沒有任何關(guān)聯(lián)，當(dāng)控制信號(hào)有效后，在定時(shí)周期時(shí)間范圍內(nèi)會(huì)隨機(jī)出現(xiàn)選通脈沖。在數(shù)字電路中，計(jì)數(shù)器的溢出信號(hào)是循環(huán)定時(shí)產(chǎn)生的。比如，計(jì)數(shù)器的模為M、計(jì)數(shù)脈沖頻率為1 s，則計(jì)數(shù)器的溢出信號(hào)周期為M s，信號(hào)寬度一般為1 s。若用一個(gè)電平信號(hào)通過邏輯門選通該計(jì)數(shù)器的溢出脈沖，則當(dāng)控制電平有效后，邏輯門的輸出在0~M s之間產(chǎn)生隨機(jī)脈沖信號(hào)。

同樣，若用電平信號(hào)控制一個(gè)模為N、初始值為0、計(jì)數(shù)脈沖頻率為1 s的計(jì)數(shù)器使能端，當(dāng)使能電平有效后，計(jì)數(shù)器產(chǎn)生溢出信號(hào)的延時(shí)時(shí)間為N-1~N s。

2.2 最低位計(jì)數(shù)值的四舍五入處理

生理刺激反應(yīng)測(cè)試儀的時(shí)間測(cè)量為四位十進(jìn)制數(shù)，而顯示值為三位十進(jìn)制數(shù)，最低位測(cè)量值要求進(jìn)行四舍五入處理。即當(dāng)最低位計(jì)數(shù)值小于5時(shí)，高三位測(cè)量值直接顯示；當(dāng)最低位計(jì)數(shù)值大于4時(shí)，高三位測(cè)量值加1后顯示。數(shù)字電路中實(shí)現(xiàn)數(shù)值四舍五入的方法很多，本設(shè)計(jì)可以利用計(jì)數(shù)器的預(yù)置數(shù)功能，在測(cè)量前將測(cè)試計(jì)數(shù)器的初始值預(yù)置為5。這樣，測(cè)試結(jié)束時(shí)的計(jì)數(shù)值是實(shí)際測(cè)量值加5。當(dāng)最低位測(cè)量值大于等于5時(shí)，必然產(chǎn)生向高位的進(jìn)位，實(shí)現(xiàn)了測(cè)量值的四舍五入功能。

2.3 邏輯控制電路

邏輯控制電路的功能是根據(jù)按鍵信號(hào)控制延時(shí)、定時(shí)電路和測(cè)試計(jì)數(shù)器，判斷受試者發(fā)出的反應(yīng)信號(hào)response是否違例、測(cè)試計(jì)時(shí)是否溢出，并根據(jù)各信號(hào)控制相應(yīng)的指示燈點(diǎn)亮。在生理刺激反應(yīng)測(cè)試儀中，部分控制信號(hào)是互相關(guān)聯(lián)的，比如A信號(hào)使Q信號(hào)置位，B信號(hào)使Q信號(hào)復(fù)位。這樣的邏輯關(guān)系可以有很多方法實(shí)現(xiàn)，比如利用D觸發(fā)器的同步觸發(fā)功能和異步復(fù)位功能：A脈沖的上升沿觸發(fā)D觸發(fā)器使其輸出Q置位，B脈沖的有效電平使D觸發(fā)器立即復(fù)位。信號(hào)時(shí)序波形示例和參考電路原理如圖3所示。

3 電路的實(shí)現(xiàn)

分析系統(tǒng)功能，可以設(shè)置生理刺激反應(yīng)測(cè)試儀的主要控制信號(hào)為開始信號(hào)start、準(zhǔn)備信號(hào)ready、隨機(jī)信號(hào)random、測(cè)試信號(hào)test、反應(yīng)信號(hào)response、測(cè)試計(jì)數(shù)器溢出信號(hào)overflow和違例信號(hào)weili。若選擇下降沿有效的點(diǎn)觸鍵為“測(cè)試開始”鍵和“反應(yīng)”鍵，比如LP2900開發(fā)裝置上的PS1，PS2鍵，則start，response為相應(yīng)按鍵產(chǎn)生的負(fù)脈沖信號(hào)。ready，test，response，overflow，weili設(shè)置為觸發(fā)器產(chǎn)生的電平信號(hào)。

系統(tǒng)電路根據(jù)控制功能劃分為刺激信號(hào)隨機(jī)產(chǎn)生、測(cè)試計(jì)時(shí)、顯示、邏輯控制、時(shí)基信號(hào)產(chǎn)生等5個(gè)模塊。其中隨機(jī)信號(hào)采用模N的延時(shí)計(jì)數(shù)器、模M的定時(shí)計(jì)數(shù)器及相應(yīng)的控制邏輯產(chǎn)生，測(cè)試計(jì)數(shù)器采用可預(yù)置、有使能控制的4級(jí)8421BCD碼十進(jìn)制加計(jì)數(shù)器實(shí)現(xiàn)。由于正常測(cè)試時(shí)間小于1 s，所以時(shí)間計(jì)數(shù)值可以不經(jīng)鎖存直接顯示。

時(shí)基電路是產(chǎn)生定時(shí)、延時(shí)、計(jì)時(shí)電路以及顯示掃描電路的時(shí)鐘脈沖，蜂鳴器的發(fā)聲也需要音頻脈沖控制。各脈沖可以根據(jù)所用FPGA開發(fā)裝置的基準(zhǔn)時(shí)鐘分頻獲得。

邏輯控制電路按控制要求產(chǎn)生各控制信號(hào)，根據(jù)系統(tǒng)工作原理，各信號(hào)時(shí)序關(guān)系如下：

(1)“測(cè)試開始”按鍵產(chǎn)生的start負(fù)脈沖觸發(fā)ready信號(hào)有效，控制test，weili，overflow無效，并預(yù)置測(cè)試計(jì)數(shù)器初值。

(2) ready信號(hào)控制延時(shí)計(jì)數(shù)器開始計(jì)數(shù)，延時(shí)時(shí)間1~2 s。當(dāng)延時(shí)時(shí)間到，dealy信號(hào)有效。dealy信號(hào)等待選通模M定時(shí)計(jì)數(shù)器的溢出信號(hào)產(chǎn)生隨機(jī)脈沖random，等待時(shí)間為0~M s。這樣，隨機(jī)信號(hào)random比“測(cè)試開始”按鍵的作用時(shí)間滯后1~M+2 s出現(xiàn)。

(3) 當(dāng)隨機(jī)脈沖random出現(xiàn)后，觸發(fā)test信號(hào)有效并控制ready，dealy信號(hào)無效。test信號(hào)點(diǎn)亮“測(cè)試”燈或控制蜂鳴器鳴響，并允許測(cè)試計(jì)數(shù)器開始計(jì)時(shí)。

(4) 當(dāng)“反應(yīng)”鍵按下后，產(chǎn)生response負(fù)脈沖，使test信號(hào)無效，測(cè)試計(jì)數(shù)器停止計(jì)數(shù)。

(5) 若反應(yīng)時(shí)間超過999.5 s，測(cè)試計(jì)數(shù)器產(chǎn)生的溢出脈沖觸發(fā)overflow信號(hào)有效。overflow信號(hào)控制測(cè)試計(jì)數(shù)器停止計(jì)數(shù)。

(6) 若test信號(hào)無效時(shí)按下“反應(yīng)”鍵，response脈沖觸發(fā)weili信號(hào)有效，并控制ready信號(hào)無效。weili信號(hào)禁止隨機(jī)脈沖產(chǎn)生，test信號(hào)始終無效。

4 結(jié) 語

本文將FPGA用于電子技術(shù)課程設(shè)計(jì)，取得了較好的效果。通過本設(shè)計(jì)激發(fā)了學(xué)生學(xué)習(xí)的興趣，拓寬了學(xué)生的思路，為學(xué)生今后的畢業(yè)設(shè)計(jì)和從事電子技術(shù)方面的科研、開發(fā)工作打下了良好的基礎(chǔ)。

參 考 文 獻(xiàn)

［1］康華光.電子技術(shù)基礎(chǔ).4版.北京:高等教育出版社，2000.

［2］閻石.數(shù)子電子技術(shù)基礎(chǔ).北京:高等教育出版社，1980.

［3］Uwe Meyer-Bases.數(shù)字信號(hào)處理的FPGA實(shí)現(xiàn).劉凌，胡永生，譯.北京:清華大學(xué)出版社，2003.

［4］周政新.電子設(shè)計(jì)自動(dòng)化實(shí)踐與訓(xùn)練［M］.北京:中國(guó)民航出版社，1998.

［5］蔣璇，藏春華.數(shù)字系統(tǒng)設(shè)計(jì)與PLD應(yīng)用技術(shù)［M］.北京:電子工業(yè)出版社，2001.

［6］徐志軍，徐光輝.CPLD/FPGA的開發(fā)與應(yīng)用［M］.北京:電子工業(yè)出版社，2002.

［7］沈嗣昌.數(shù)字設(shè)計(jì)引論.北京:高等教育出版社，2000.

［8］江曉安.數(shù)字電子技術(shù)［M］.西安:西安電子科技大學(xué)出版社，2002.

［9］朱正涌.半導(dǎo)體集成電路［M］.北京:清華大學(xué)出版社，2001.

［10］陳光夢(mèng).可編程器件的原理與應(yīng)用.上海:復(fù)旦大學(xué)出版社，1998.

作者簡(jiǎn)介 劉玉英 女，1974年出生，上海人，講師。主要從事《電路分析》、《電子技術(shù)》等教學(xué)工作和研究。