摘 要：PCI Express是最新的總線和接口標準，具有數據傳輸速率高，支持點對點傳輸以及熱插拔等特點。首先，介紹PCI Express總線的發(fā)展與體系構架。然后結合采用Xilinx公司的FPGA與PHY器件設計采集設備的過程，詳細介紹硬件系統(tǒng)的電路設計，以及采用Xilinx Pipe Core實現(xiàn)PCI Express物理層、鏈路層、傳輸層和使用WinDriver開發(fā)簡單的驅動程序。結合PCI Express總線設計的采集設備，整體性能可以顯著提高，其必將取代以往各種總線的數據采集設備。

關鍵詞：PCI Express；熱插拔；PHY Pipe Core；WinDriver；驅動程序

中圖分類號：TP336文獻標識碼：B文章編號：1004373X(2008)2011003

Realization of Data Acquisition Device Based on PCI Express Bus

WU Jianfei，WU Jia，XU Xin

(National University of Defense Technology，Changsha，410073，China)

Abstract：PCI Express is a new bus and interface standard.It supports high speed data transmission，point to point connection and hot plugging.This paper introduces the development and structure of PCI Express bus firstly.In the process of acquisition device design，the solution is chosen by using Xilinx FPGA and PHY chips，then the hardware system design is realized in details.Describing the physical layer，link layer and transaction layer of PCI Express in Xilinx Pipe Core.And then the simple driver program development is given by WinDriver.Data acquisition device based on PCI Express bus can develop the perf_ormance and replace the acquisition device based on other bus.

Keywords：PCI Express;hot plugging;PHY Pipe Core;WinDriver;driver program

1 引 言

隨著計算機技術的發(fā)展，數據傳輸帶寬的日益增長，總線技術也在迅速的發(fā)展。高速信號傳輸，海量數據采集與記錄，實時視頻圖像處理以及其他數據處理的數據吞吐量現(xiàn)以kMb/s為量級。

未來計算機系統(tǒng)對帶寬和擴展性的要求已經超越了第二代總線技術。第三代高性能I/O總線技術——PCI Express(PCIE)總線解決了以往總線的不足，它的發(fā)展將取代第二代總線成為新的數據總線，其提供了更加完善的性能、更多的功能、更強的可擴展性和更低的成本。

本文研究PCI Express總線技術的發(fā)展與構架，介紹采用Xilinx公司的FPGA與NXP公司的PHY器件實現(xiàn)一種經濟簡單的數據采集設備。在電路設計中，分析了總線信號高速布線的要求。

最后詳細介紹數據采集設備的數據通道部分在Xilinx Pipe Core中的實現(xiàn)，并通過WinDriver

軟件開發(fā)簡單的驅動程序。

2 PCIE總線發(fā)展和構架介紹

2.1 PCIE總線的發(fā)展

PCI Express是用來互連諸如計算機和通信平臺應用中外圍設備的第三代I/O總線技術，第一代總線包括ISA，EISA，VESA和微通道(Micro Channel)總線，而第二代總線則包括了PCI，PCI-X和AGP。PCI Express是一種能夠應用于一點設備、臺式電腦、工作站、服務器、嵌入式計算機和通信平臺等所有周邊I/O設備互連的總線。

PCIE最初由Intel發(fā)展，并于1992年在市場發(fā)布。PCIE的體系結構繼承了第二代總線體系結構最有用的特點，并且采用計算機體系結構中新的開發(fā)成果。它保留了原先的通訊模型和下載配置機制，但拋棄了共享總線的方式，采用點到點的總線連接方式。由于它提供了更高的性能特點和越來越大的帶寬，從而解決了PCI，PCI-X和AGP的許多缺點，是以后PC發(fā)展必然采用的接口總線，其必將取代PCI，PCI-X以及圖形加速器(AGP)。

2.2 PCIE 總線的構架

PCI Express 保持了與PCI尋址模式(加載-存儲體系結構具有單層地址空間)的兼容性，從而保證了對現(xiàn)有應用程序和驅動的兼容性。同時，PCI Express的配置機制是與PCI一致的即插即用標準。

軟件層發(fā)出讀寫請求，使用基于數據包、分段傳輸的協(xié)議通過物理層傳輸至I/O設備。鏈路層向這些數據包添加序列號和循環(huán)冗余校驗(CRC)以建立一個高度可靠的數據傳輸機制?；镜奈锢韺影▊鬏攲徒邮諏蓚€單工通道，統(tǒng)稱為一個信道。1個lane的信道可以保證每個方向約250 MB/s標準帶寬，這其中大約200 MB/s用來傳輸數據，其余被文件的協(xié)議部分占用。這一速率為一般PCI設備的2~4倍，同時PCI Express總線點到點的總線連接結構可以讓每個PCI Express設備都具有這個帶寬。

3 基于FPGA與PHY器件的采集設備實現(xiàn)

3.1 采集通道器件和FPGA的選型及設計

采集設備包含2個采集通道，采用模/數轉換芯片ADS5102設計。ADS5102是德州儀器的一款10 b-65 MSPS采樣率并帶內部電壓參考的模/數轉換器，采用1.8 V模擬供電。與同一類型的ADS5103相比，它的采樣率更高，而且采用差分信號輸入，有效地提高了輸入信號的共模抑制比。

FPGA選用Xilinx公司Spartan-3系列XC3S1000。其采用90 nm材料生產，容量高、成本低，具有業(yè)界一流的區(qū)塊和分布，具有多達784個I/O，MicroBlaze 32位RISC軟處理器和支持乘法累加器(MAC)功能的嵌入XtremeDSP功能。

Xilinx Spartan-3 PCI Express設計包括一個PCI Express Pipe Endpoint LogiCore。 Xilinx低成本Spartan-3系列提供PCI Express協(xié)議層核。 PCIE Pipe Endpoint LogiCORE整合了分立的PCIE PHY，提供了全面的、完全符合PCI Express基礎規(guī)范(PCI Express Base Specification)v1.1的PCIE端點解決方案。

3.2 外部PHY器件PX1011A

NXP公司的PX1011A符合PCI Express規(guī)范v1.0a和v1.1，是一款與低成本FPGA一起使用而優(yōu)化的單通道2.5 Gb/s的PCI Express PHY器件。

數據由接收器的差分輸入接口進入PX1011A，在被傳送到解串化電路之前，這些數據將小振幅的差分信號變?yōu)檐墝壍臄底中盘?。一個載波檢測電路將檢測線路上是否有數據并將這些信息傳送到串行器/解串器SERDES和物理編碼子層PCS。SERDES將這些數據串并轉化為10位并行數據。然后PCS采用8位/10位解碼器來恢復成8位數據格式。

在發(fā)送過程中，來自Pipe接口的8位數據通過一個8位/10位編碼算法進行編碼。8位/10位編碼確保串行數據被直流平衡以避免交流耦合系統(tǒng)中的基帶漂移，它同時確保足夠的數據轉換以避免接收端的時鐘恢復。

PX1011A的MAC接口采用獨立的時鐘，由片內100 MHz的基準時鐘鎖相環(huán)產生。鎖相環(huán)有一個相對較高的帶寬來實現(xiàn)可選的擴頻并較少EMI。8 b數據接口在250 MHz上運行并進行SSTL2信號發(fā)送，這種模式與流行的FPGA I/O接口兼容。

3.3 硬件電路設計

采集部分硬件電路包含2個通道的ADC和觸發(fā)電路，每通道ADC轉換后的數據CH1［9:0］和CH2［9:0］傳輸到FPGA端口。PCIE接口電路包括3個部分：第1部分是PX1011A與FPGA的連接信號線，包括8位的收發(fā)信號TXD［7:0］和RXD［7:0］；控制信號RX_DATAK，RX_VALID，RX_CLK，RX_EIDLE，RX_POLAR，RX_PHYSTAT，TX_DATAK，TX_CLK，TX_EIDLE，TX_COMP，TX_DETLOOP，TX_PWRDN0，TX_PWRDN1，狀態(tài)信號STAT0，STAT1，STAT2和復位信號RESET。第2部分是PX1011A與PCIE接口的連接信號線，包括差分接收信號，差分發(fā)送信號，差分時鐘。第3部分是PCI Express的配置接口，包括PCIE_TMS，PCIE_TCK，PCIE_TDO，PCIE_TDI和PCIE_TRST。如圖1所示。

PCB布線時有以下注意點：終端阻抗布線盡量降低容性；一組信號，避免在參考層斷續(xù)；高速信號盡量在一層布線，且不打孔，否則要在過孔處打一個U形的地孔；微波傳輸帶，差分信號布線線寬5 mil，間距7 mil；帶狀傳輸線，差分信號布線線寬5 mil，間距5 mil。信號之間的間距在20 mil以上，高壓和邊緣尖銳的信號盡量遠離差分線，避免干擾。

接口上數據采用SSTL2信號發(fā)送，傳送速率達到250 MB/s。每組數據發(fā)送端需串行一個25歐姆電阻，數據接收端上拉50 Ω電阻，提高信號的阻抗匹配。TD和RX每組為8位250 MB/s信號，為了減少信號間的延時誤差，每組信號布線時盡量等長且減少走線長度。

3.4 Pipe Core實現(xiàn)PCIE總線協(xié)議

Xilinx PCI Express Pipe Core符合PCI Express Base Specification v1.1規(guī)范協(xié)議和電特性兼容，提供完整的端點解決方案包括物理鏈接與處理及配置管理模塊。支持同步點對點通信，上行和下行流程控制，與PCI Express 處理排序規(guī)則完全兼容。

Pipe Core數據管理包括傳輸層、數據鏈路層、物理層3個模塊。這些模塊包括產生和進行傳輸包、數據流的控制管理、物理接口初始化、并串轉換以及其他的接口操作。由Pipe Core組成數據通道，并可以構成多PCI Express設備的拓撲結構。如圖2所示。

4 基于 WinDriver的驅動程序開發(fā)

4.1 采集設備的驅動安裝

將數據采集設備安裝到計算機PCI express×1插槽，啟動計算機時操作系統(tǒng)會檢測到此設備并提示添加硬件向導，忽略此提示。然后，從開始菜單選擇WinDriver/DriverWizard，新建工程。此時DriverWizard將會顯示所有的計算機中的即插即用設備

根據設備信息(ID號)選擇所要測試的設備，如圖3所示，數據采集設備ID號為0301，雙擊此設備，出現(xiàn)設備測試對話框，向指定的設備空間寫入數據測試設備是否工作良好。最后由DriverWizard生成簡單的驅動程序代碼。

4.2 數據傳輸模式與配置函數

驅動程序得到從數據采集設備發(fā)送的數據，并存儲在指定的內存空間，根據用戶的選擇可以實時顯示或者存儲在磁盤空間。使用WinDriver編寫的驅動程序通過WinDriver內核模塊與硬件進行通信，本驅動程序要實現(xiàn)的主要功能是從設備讀取指定的數據到計算機，并根據要求發(fā)送命令到設備控制寄存器對設備的各種狀態(tài)進行控制。

設備與計算機進行數據傳輸有2種模式：PIO模式和DMA(直接內存訪問)模式。PIO模式主要實現(xiàn)計算機和數據采集卡之間的命令傳輸；DMA模式主要針對大塊數據傳輸，傳輸過程中不需要經過CPU，數據直接從設備傳送到內存中，數據傳輸的速率快，可以充分利用PCIE數據帶寬。

為了能從設備中讀到數據，首先應該獲得設備的信息，設備信息主要包括廠家ID號，設備內存映射空間，設備所在插槽號以及其他設備專用配置信息。只有獲得了設備信息才能實現(xiàn)對設備的訪問，這些信息通過下面2個函數得到：

void WDPciScanCards函數用于檢測安裝于PCIE總線上的設備。Void WDPciGetCardInf_o函數獲取PCI設備的資源信息，例如內存資源，I/O資源，中斷資源等。對設備信息的登記是通過結構WDCARDREGISTER來實現(xiàn)，它包含了硬件的各項信息。這些信息可以通過第一步中的2個函數獲得。在確定WDCARDREGISTER結構后調用函數WDCardRegister向Windriver Kernel登記設備。在得到了設備信息并且向WinDriver注冊了此設備后就可以在設備和計算機之間傳輸數據。

5 結 語

采用PCI express總線實現(xiàn)數據采集設備可以有效地提高數據的傳輸帶寬，解決總線帶寬不足瓶頸帶來的種種問題。文中的總線設計為1個通道的PCI express，雙向的讀寫速度為250 MB/s。后面的設計中會不斷提高Pcie總線的通道數，以滿足更高的總線設計需求。

參考文獻

［1］Ravi Budruk，Don Anderson，Tom Shanley.PCI Express系統(tǒng)體系結構標準教材\\.北京:電子工業(yè)出版社，2005.

［2］徐欣，于紅旗.基于FPGA的嵌入式系統(tǒng)設計\\.北京:機械工業(yè)出版社，2005.

［3］Xilinx Logicore，PDF.PCI Express Pipe Endpoint 1-Lane Core v1.3.

［4］NXP PX1011A datasheet，PDF.PX1011A/PX1012A PCI Express stand-alone X1 PHY.

［5］PCI Express 標準規(guī)范白皮書.PDF，PCI Express 標準規(guī)范\\.

［6］NXP PCB，PDF.AN10373 PCI Express PHY PCB Layout Guideline.

［7］郭邵日，張振宇.PCI Express總線技術分析\\.飛利浦半導體公司，2006.

［8］Art Baker，Jerry Lozano.Windows2000 設備驅動程序設計指南\\.北京:機械工業(yè)出版社，2001.

［9］Jungo Ltd.WinDriver PCI/ISA/CardBus v8.01 User′s Guide，Jungo Ltd，2006.

［10］郝為強.差分線阻抗控制與匹配的HyperLynx仿真分析\\.印制電路信息，2006(11):41-43.