摘 要：設(shè)計一種新型低非線性失真拓撲的7階1bitΣΔ調(diào)制器，該調(diào)制器可以直接用于模擬音頻信號輸入帶反饋的D類功率放大器中。通過仿真表明，調(diào)制器的最大穩(wěn)定輸入值可以達到0.9，信噪比可達到130 dB以上，即采用這種調(diào)制器的D類功放可實現(xiàn)90%的功率轉(zhuǎn)化效率和高保真的音質(zhì)。同時從新的角度闡釋了高階1bitΣΔ調(diào)制器的工作原理和設(shè)計過程。

關(guān)鍵詞：D類功放；非線性失真；ΣΔ調(diào)制器；信噪比

中圖分類號：TN710文獻標識碼：B

文章編號：1004-373X(2008)08-078-04

Analysis and Design of ΣΔ Modulator for Class D Power Amplifier

NIE Bin，LI Kaihang

(Xiamen University，Xiamen，361005，China)

Abstract：This paper presents a novel seven order onebit ΣΔ modulator by using lower nonlinear distortion topology，which can be used in analog input class D audio power amplifier with feedback loop.By means of simulations，the normalized stable input reaches 0.88 and SNB exceeds 130db，so 88% power transfer efficiency and high sound quality can be realized by the power class D that adopts the modulator designed here.At the same time，the principle and design process of high order 1bit ΣΔ modulator are unveiled by another points of view.

Keywords：class D poweramplifier;nonlinear distortion;ΣΔ modulator;SNR

1 引 言

D類(數(shù)字音頻功率)功率放大器由于功率轉(zhuǎn)化效率高、散熱量低的優(yōu)點成為樣的目前研究的熱點，并且有望在幾年內(nèi)會取代目前主流的AB類功放成為音頻功率放大器領(lǐng)域的主流產(chǎn)品。雖然D類功率放大器有很大的潛力，但還存在不同于傳統(tǒng)功率放大器的缺點——非線性失真，這種非線性失真是阻止D類功放目前普遍應(yīng)用的主要障礙之一。造成D類功率放大器非線性失真的原因很多，例如：通常設(shè)置死區(qū)時間來避免上下功率晶體管同時處于導(dǎo)通狀態(tài)，由此會帶來非線性失真；功放管的導(dǎo)通時間和體二極管恢復(fù)時間的有限造成的非線性失真；輸出濾波電感與電容的非線性和電源的波動產(chǎn)生的非線性失真等。其中，功放管造成的非線性失真是D類功放噪聲的主要部分^[1]。要設(shè)計一個高保真的D類功率放大器，就要盡力把這些非線性失真減到最小，這就需要采用一些新的技術(shù)手段來克服非線性失真的缺點。

為了減小非線性失真，與傳統(tǒng)PWM控制的D類功放和沒有帶反饋的1bitΣΔ調(diào)制器控制的D類功放不同，出現(xiàn)了帶反饋的1bitΣΔ調(diào)制器的D類功率放大器。本文在這種帶反饋的1bitΣΔ調(diào)制器結(jié)構(gòu)的基礎(chǔ)上，設(shè)計一種低非線性失真拓撲的7階1bitΣΔ調(diào)制器，并通過計算機仿真軟件來仿真和驗證的所設(shè)計的系統(tǒng)結(jié)構(gòu)。

2 [ZK(]基于1bitΣΔ調(diào)制器的帶反饋的D類功放系統(tǒng)結(jié)構(gòu)[BT)]

傳統(tǒng)D類功率放大器的主要原理是一種將輸入模擬音頻信號或PCM數(shù)字信息變換成PWM(脈沖寬度調(diào)制)或PDM(脈沖密度調(diào)制)的脈沖信號，然后用PWM或PDM的脈沖信號去控制大功率開關(guān)器件通或斷的音頻功率放大器。雖然這種控制方法輸入穩(wěn)定范圍大，但如引言所述，會產(chǎn)生大量的非線性失真，并且功放管輸出端存在大量調(diào)制信號的諧波，這些諧波會產(chǎn)生有害的電磁輻射^[2]。

為了克服這些缺點，文獻［3，4］在基于1bitΣΔ調(diào)制器的D類功放^[5]中做了改進，提出基于1bitΣΔ調(diào)制器的帶反饋的D類功放，其系統(tǒng)結(jié)構(gòu)見圖1。如在圖中量化器輸出端反饋（見圖中虛線）就構(gòu)成一個ΣΔ調(diào)制器，其工作原理是利用過采樣技術(shù)減少信號

頻帶里的量化噪聲，再用噪聲整形技術(shù)把信號頻帶里的量化噪聲推向高頻，然后把高頻部分濾掉，從而提高信噪比。如果不在量化器的輸出端反饋（見圖中虛線），而在功率管輸出端反饋（見圖中實線），則可以利用過采樣和噪聲整形這兩種技術(shù)同時減少信號頻帶范圍內(nèi)量化器的量化噪聲和功率管帶來的非線性失真噪聲，得到整體信噪比的提高^[4]。文獻［3，4］就按照這種思路，設(shè)計出基于1bitΣΔ調(diào)制器的帶反饋的D類功放，并得到實際流片的證實。值得提出的是根據(jù)輸出信號幅度大小來設(shè)置量化器的遲滯，可以有效抑制功率管輸出的高頻成分，大量減少有害的電磁輻射^[4]。對于這種結(jié)構(gòu)的D類功放，難點是設(shè)計一個高穩(wěn)定輸入、高信噪比的ΣΔ調(diào)制器來實現(xiàn)高功率轉(zhuǎn)化效率和高保真音質(zhì)。

圖1 基1bitΣΔ調(diào)制器的帶反饋的D類功放框圖

3 新型7階1bitΣΔ調(diào)制器結(jié)構(gòu)與設(shè)計

在模擬輸入的D類功放中，只能選擇單級1bitΣΔ調(diào)制器作為控制器，不能選擇多位或級聯(lián)結(jié)構(gòu)。這里從新的角度闡釋單級１bitΣΔ調(diào)制器的工作原理和設(shè)計思路。低通單級１bitΣΔ調(diào)制器可以分成2個部分：一部分是由L0和L1構(gòu)成的線性環(huán)路濾波器，一部分是量化器，見圖2。U是模擬信號輸入；Y是環(huán)路濾波器的輸出，也是量化器的輸入；E是量化器的量化噪聲；V是調(diào)制器的輸出并負反饋到環(huán)路濾波器的輸入。

圖2 低通單級ΣΔ調(diào)制器Z域框圖

由圖2，容易推出：

Y(z)=L0(z)U(z)+L1(z)V(z)；V(z)=Y(z)+E(z)

如果把V(z)寫成：

V(z)=STF(z)U(z)+NTF(z)E(z)

則調(diào)制器的噪聲傳輸函數(shù)NTF(z)和信號傳輸函數(shù)STF(z)分別是：

NTF(z)=11-L1(z)(1)

STF(z)=L0(z)1-L1(z)(2)

由式（1）和（2）可知：在信號頻率范圍內(nèi)，L1必須很大，才能使NTF很小，也就減小了信號頻率范圍內(nèi)的量化噪聲；同時在信號頻率范圍內(nèi)，L0必須很大，這樣可以抵消必須很大的L1，以迫使NTF保持不變，讓信號不失真地通過；并且NTF和STF有相同的極點。進一步推知：L1和L0應(yīng)該有相同的極點。但是他們的零點一般不同。其實，一般用積分器電路來實現(xiàn)L1和L0，的確實現(xiàn)了有相同極點的L1和L0。如一階ΣΔ調(diào)制器：L0=1/(z+1)；L1=－1/（z+1），可得到STF=z-1，NTF=z-1－1，從而實現(xiàn)了一階噪聲整形。環(huán)路濾波器中級聯(lián)積分器個數(shù)代表調(diào)制器的階數(shù)（n），通過L1可以得到NTF。階數(shù)越高，就可以得到更高階的噪聲整形，就越能降低信號頻率范圍內(nèi)的量化噪聲，實現(xiàn)更高的信噪比。1bit調(diào)制器的階數(shù)、過采樣率和信噪比的具體數(shù)學(xué)關(guān)系在文獻［6，7］里有詳細的推導(dǎo)。

ΣΔ調(diào)制器的信噪比取決于NTF^[6]，所以設(shè)計調(diào)制器時，首先根據(jù)系統(tǒng)要求，選擇合適的過采樣率和階數(shù)，構(gòu)造L1，再由式（１）得到NTF。為使信噪比最大，對NTF極點的位置要求很苛刻，其位置要使得NTF分母的模在信號頻率范圍內(nèi)很大（為降低信號頻率范圍的量化噪聲），并且盡可能保持不變（為不影響信號頻率范圍里的信號）。但是，對于單級高階ΣΔ調(diào)制器，設(shè)計這樣的NTF使信噪比最大的同時，也使得最大穩(wěn)定輸入值減小^[6]。NTF的零點一般都位于z=1，但是NTF零點全部都在z=1時，沒有讓調(diào)制器的信噪比達到最大。在過采樣率和階數(shù)都確定的條件下，特別對于單級高階ΣΔ調(diào)制器的設(shè)計，需要優(yōu)化NTF 的零點，讓調(diào)制器的信噪比進一步得到提高，即在電路內(nèi)部引進負反饋，讓NTF 的部分零點偏離1 ［6]。確定了NTF，接下來設(shè)計STF，為簡化設(shè)計，一般讓STF在信號頻率范圍內(nèi)接近1，實現(xiàn)輸入信號的無失真?zhèn)鬏?。通過上述分析看到：設(shè)計ΣΔ調(diào)制器，也就是設(shè)計設(shè)計L0和L1使得NTF和 STF滿足系統(tǒng)對信噪比的要求。

ΣΔ調(diào)制器應(yīng)用在D類功放中，因為輸出功率管的電磁輻射和功率管寄生電容消耗的能量隨過采樣頻率的增大而增大，所以不能取很高的過采樣頻率。本文取過采樣值128，對頻率范圍20 Hz~21 kHz的音頻信號，即過采樣頻率是5.6 MHz。

高保真音頻功率放大器都要求信噪比達到100 dB以上。在采樣頻率確定的條件下，要實現(xiàn)100 dB以上的信噪比，又必須使用單級1bit的ΣΔ調(diào)制器，就要選擇高階調(diào)制器。采樣率為128的 4階的調(diào)制器，如前面所述，如果嚴格要求NTF的極點位于對信噪比的影響最小的位置，可以很容易實現(xiàn)100 dB以上的信噪比，但是按這種的思路設(shè)計，若輸入值超過0.7（歸一化），調(diào)制器就變的不穩(wěn)定。用在D類功放中，最大功率轉(zhuǎn)化效率是70%，顯然這樣的設(shè)計不可取，沒有充分體現(xiàn)D類功放的高功率轉(zhuǎn)化效率的優(yōu)點。

但是在NTF和階數(shù)之間做折衷，對NTF極點位置的要求不像前面所述的那樣苛刻，最大穩(wěn)定輸入值就會變大。雖然這樣的NTF降低了信噪比，但是采用高階，比如6階或7階，來提高信噪比，最后整體信噪比也能達到100 dB以上，最大穩(wěn)定輸入值得到很大程度的提高。本文采用這種思路，經(jīng)過仿真，采用過采樣率為128的7階調(diào)制器。其拓撲結(jié)構(gòu)見圖3，其中第2、第4、第6積分器是采用沒有延遲的積分器，其余的積分器采用一個周期延遲的積分器，目的為優(yōu)化NTF零點便于實際電路的實現(xiàn)。與目前出現(xiàn)的高階調(diào)制器結(jié)構(gòu)相比，這種結(jié)構(gòu)有很多優(yōu)點，更適用于基于1bitΣΔ調(diào)制器的帶反饋的D類功[LL]放。為了簡化分析 ，先假設(shè)c1=c2=…=c8=1，g1=g2=g3=0，可以推出：

L1(z)=-a1I(z)-a2(I)2-a3I(z)3-a4I(z)4- 

[DW2]a5(I)5-a6I(z)6-a7I(z)7

L0(z)=b1［a1I(z)+a2(I)2+a3I(z)3+a4I(z)4+

a5(I)5+a6I(z)6+a7I(z)7］+b2［a2(I)+a3I(z)2+

a4I(z)3+a5(I)4+a6I(z)5+a7I(z)6］+…+b7

其中I(z)=1/(z-1)，取b2=b3=b4=b5=b6=b7=0，b1=b8=1，則：[FL）0]

L0(z)=1-L1(z)

NTF(z)=11-L1(z)=11+a1I(z)+a2(I)2+a3I(z)3+a4I(z)4+a5(I)5+a6I(z)6+a7I(z)7 

STF(z)=L0(z)1-L1(z)=1+a1I(z)+a2(I)2+a3I(z)3+a4I(z)4+

a5(I)5+a6I(z)6+a7I(z)71+a1I(z)+a2(I)2+a3I(z)3+a4I(z)4+a5(I)5+a6I(z)6+a7I(z)7=1[FL（K2]

可以看到：a1，a2，a3，a4，a5，a6，a7決定NTF的極點，STF是1。而且，

Vin(z)-V(z)=［Vin(z)+NTF(z)e(z)］-

V(z)=NTF(z)e(z)

這樣，信號沒有經(jīng)過環(huán)路濾波器，只有量化噪聲(e)經(jīng)過環(huán)路濾波器，減少了信號通過環(huán)路濾波器時引起的失[LL]真，也減輕了具體環(huán)路濾波器電路的設(shè)計難度，而且環(huán)路濾波器的參數(shù)隨溫度和工藝偏差的改變不會影響信號。上面的推倒沒有考慮c1，c2，…，c8和g1，g2，g3，見圖3。為防止積分器輸出飽和，實際c1，c2，…，c8和b1值都小于1，會在一定程度上減小信噪比^[7]。為NTF零點優(yōu)化，g1，g2，g3實現(xiàn)內(nèi)部負反饋，可以提高信噪比。[FL)0]

圖3 7階1bitΣΔ調(diào)制器的拓撲以及D類功放的Simulink仿真模型

[FL(K2]

通過Simulink的仿真，可以合理確定這些參數(shù)。

本文設(shè)計的NTF零極點見圖4。調(diào)制器的信噪比達到130 dB以上，最大穩(wěn)定輸入值達到0.9（被參考電壓歸一化），并且最后確定的所有參數(shù)值都很合理，便于集成電路的實現(xiàn)，調(diào)制器的仿真結(jié)果見圖5（a），其仿真輸入信號是頻率700 Hz，幅值0.8的正弦波。

4 結(jié)果仿真和驗證

圖3給出整個D類功放的Simulink仿真模型，其中實際功率管的噪聲用功率管噪聲模型表示。

噪聲可分為2部分：一部分是隨機噪身；一部分是輸入信號的非線性失真。在仿真時采用高斯分布信號替代隨機噪聲，噪聲底部是-65 dB；非線性失真用二次諧波表示（忽略更高次諧波），該諧波的幅直為-30 dB，把兩部分噪聲信號加起來的頻譜參見圖5(b)（實際功率管帶來的噪聲一般不會大于本文模型里用的噪聲）。很顯然，若功率管這部分噪聲不做任何處理，就會嚴重影響音質(zhì)。若采用類似文獻［4］處理該噪聲的方法，采用圖3的新型調(diào)制器拓撲結(jié)構(gòu)，就更加明顯有效抑制了音頻信號頻帶范圍里的噪聲，可以實現(xiàn)高保真的音質(zhì)。圖5（c）給出總體D類功放拓撲結(jié)構(gòu)的仿真結(jié)果，其輸入信號和仿真圖5（a）一樣，頻率為700 Hz、幅值0.8的正弦波，并且用圖3中的功率管模型噪聲替代實際功率管噪聲。通過比較圖5（a），(b)，(c)，可以看到，雖然考慮實際功率管噪聲而降低了信噪比5 dB，但ΣΔ調(diào)制器有效得調(diào)制了功率管帶來的噪聲，明顯降低了D類功放的非線性失真，而且信噪比也大于文獻［4］中結(jié)果。從而也驗證了本文結(jié)構(gòu)優(yōu)點。

圖4 NTF的零極點（×代表極點，°代表零點）

圖5 仿真圖

5 結(jié) 語

本文介紹了基ΣΔ調(diào)制器帶反饋的D類功放，嘗試從新的角度研究高階1bitΣΔ調(diào)制器的工作過程和設(shè)[LL]計思路，通過具體設(shè)計仿真，實現(xiàn)一個低非線性失真、信噪比可達到130 dB以上的7階1bitΣΔ調(diào)制器。該調(diào)制器與目前出現(xiàn)的高階Σ-Δ調(diào)制器相比，有很多優(yōu)點，用在基ΣΔ調(diào)制器帶反饋的D類功放中，使功放達到高功率轉(zhuǎn)化效率、高保真的要求。

參 考 文 獻

［1］Mosely I D，Mellor P H，Bingham C M.Effect of Dead Time on Harmonic in ClassD Audio Power Amplifiers\\[J\\].Electronics Letters，1999，35(12):950952.

［2］ Nielsen K.A Review and Comparison of Pulsewidth Modulation (PWM) Methods for Analog and Digital Input Switching Power Amplifiers.Presented at the 102nd AES Convention，Munich，Germany，1997.

［3］Pascal Lo，Re Yoshihisa Fujimoto.A DeltaSigma Modulator for a 1-bit Digital Switching Amplifier\\[C\\].IEEE 2004 Custom Integrated Circuits Conference，2004.

［4］Yoshihisa Fujimoto，Pscal Lo Re，Masayuki Miyamoto.A Delta-Sigma Modulator for a 1-bit Digital Switching Amplifier\\[J\\].IEEE Journal of Solid of SoldState Circuits，2005，40(9):1 8651 871.

［5］Ballan H，Declercq M.12 V ΣΔ Class D Amplifier in 5V CMOS Technology\\[J\\].IEEE CICC 1995 Proceeding，1995，26（5）.

［6］Schreier R，Temes G C.DeltaSigma Data Converters.Science Press.2007：128130.

［7］Schreier R.An Empirical Study of Highoder Singlebit DeltaSigma Modulator.IEEE Transactions on Circuits and System，1993，40(8):309466.

［8］Peluso V，Steyaert M，Sansen W.Design of LowPower Cmos Delta-Sigma A/D Converters.Kluwer Academic Publishers，1999:193200.

作者簡介 聶 彬 男，1980年出生，固體物理學(xué)與微電子學(xué)碩士研究生。研究方向為音頻功率放大器、deltasigma調(diào)制器、模數(shù)轉(zhuǎn)化。

李開航 男，1967年出生，副教授。研究方向為半導(dǎo)體器件和模擬電路設(shè)計。

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文