摘 要：根據(jù)程控交換原理和A率、μ率壓擴編碼原理，提出一種具有A率μ率轉(zhuǎn)換器的ASIC實現(xiàn)方案。詳細給出了A率μ率轉(zhuǎn)換器的電路結(jié)構(gòu)，以及用查表法實現(xiàn)A率μ率轉(zhuǎn)換器的具體方法。該電路結(jié)構(gòu)簡單，易于設計，適合用可編程器件(FPGA)實現(xiàn)。用Verilog HDL語言完成了電路設計，邏輯驗證，用Xilinx的FPGA XC4006EPC84-4實現(xiàn)電路，經(jīng)實驗測試，設計結(jié)果符合系統(tǒng)要求。



關(guān)鍵詞：數(shù)字中繼器;Verilog HDL;A率;μ率;專用集成電路

中圖分類號：TN916 文獻標識碼：B

文章編號：1004-373X(2008)11-162-03

ASIC Design of A-Low and μLow Comverter



HUANG Haisheng

(Xi′an Institute of Posts and Telecommunications，Xi′an，710061，China)



Abstract：According to principles of digital switching system and A-low and μ-low，this paper gives an idea of ASIC design of A-low and μlow converter.The circuit structure are given in detail and using look-in-table for the converter.Using Verilog HDL to design and virificate the system，and implement the system with Xilinx FPGA XC4006EPC84-4，It is proved by hardware experiment that the performance can meet the digital switching system.The ASIC are useful in digital switching system.



Keywords：digital trunk system;Verilog HDL;A-low;μ-low;ASIC

1 引 言

數(shù)字中繼器是數(shù)字程控交換機的關(guān)鍵部件之一，他是連接數(shù)字局間中繼線的接口電路，連接數(shù)字交換局或遠端模塊。由于歷史的原因，在世界上形成了PCM32的E1(歐洲及中國)接口標準、PCM24的T1(北美)接口標準以及PCM24的J1(日本)接口標準，其中E1接口中傳輸?shù)恼Z音信號碼采用A率／13折線編碼，T1和J1接口中傳輸?shù)恼Z音信號碼采用μ率／15折線編碼。按照國際規(guī)定，在采用A率／１３折線編碼的國家與采用μ率／15折線編碼的國家之間進行互通時，由T1與J1接口側(cè)負責編碼轉(zhuǎn)換。隨著七號信令的廣泛使用，傳輸信令的時隙是不確定的，在系統(tǒng)配置時由軟件確定，那么在進行A率μ率轉(zhuǎn)換時，不能對信令時隙進行轉(zhuǎn)換，因此在T1中繼器中設計中A率μ率轉(zhuǎn)換器應具有可控性，這也是現(xiàn)代通信電路的共同特點。

在T1數(shù)字中繼器主要完成線路保護、碼型變換、時鐘提取、幀同步、復幀同步、速率轉(zhuǎn)換和A率μ率轉(zhuǎn)換等功能。本文主要目的是為T1中繼器設計A率μ率轉(zhuǎn)換器，中繼器的功能由一片F(xiàn)PGA實現(xiàn)。

2 電路的結(jié)構(gòu)

圖1是A率μ率轉(zhuǎn)換器的電路結(jié)構(gòu)圖，他必須放置于組幀芯片和系統(tǒng)之間，系統(tǒng)工作在2M的狀態(tài)下，通過E1中繼器，接收E1信號，經(jīng)系統(tǒng)處理后，以2M發(fā)送到T1中繼板，經(jīng)A率μ率轉(zhuǎn)換器轉(zhuǎn)換后，進入T1組幀芯片，由組幀芯片完成碼速變換，因此A率μ率轉(zhuǎn)換器仍工作在E1的幀結(jié)構(gòu)下，系統(tǒng)由三部分組成，一是CPU接口和時隙控制器，主要完成與INTEL 80C32的總線接口，對轉(zhuǎn)換時隙進行控制;二是時序調(diào)整電路，要完成A率μ率轉(zhuǎn)換功能，必須對系統(tǒng)送來的幀脈沖信號進行調(diào)整，以滿足整個系統(tǒng)的要求;三是數(shù)據(jù)處理模塊，具體完成A率μ率轉(zhuǎn)換器的功能。

圖1 系統(tǒng)結(jié)構(gòu)圖

3 功能要求

圖1中2M，8M，8k是系統(tǒng)方向來的時鐘信號，8k信號是系統(tǒng)的同步信號，即幀脈沖信號，對于E1幀結(jié)構(gòu)的信號，幀脈沖信號和第一個數(shù)據(jù)同時出現(xiàn)，對于發(fā)送信號，進行A率到μ率的轉(zhuǎn)換，轉(zhuǎn)換時必須收滿一個時隙的8個比特才能進行，轉(zhuǎn)換時采用查表方法，轉(zhuǎn)換時間相對脈沖的寬度很小，可以忽略，這樣幀脈沖信號相對原來必須延遲8個時鐘周期；對于接收信號，情況剛好相反，幀脈沖信號必須提前8個時鐘周期。時隙控制器是兩個5位的控制寄存器，對具體時隙是否進行轉(zhuǎn)換加以控制，如果線路中傳輸隨路信號，固定時隙不進行A率μ率的轉(zhuǎn)換，而其他時隙應進行相應的轉(zhuǎn)換，如果線路中傳輸共路信令，用那個時隙傳輸信令信號由系統(tǒng)確定，系統(tǒng)把時隙號寫入時隙控制寄存器，就完成對這個時隙不進行A率μ率轉(zhuǎn)換的控制作用。

4 A率μ率轉(zhuǎn)換器的基本原理及碼互換關(guān)系

對語音信號進行A率、μ率壓擴時，壓擴曲線的表達式為^[1]:



y1=A|x|1+ln A#8226;SIGN x0≤|x|≤[SX(]1[]A[SX)]

1+ln A|x|1+ln A#8226;SIGN x[SX(]1[]A[SX)]≤|x|≤1

[JB)]



其中:A=87.6。



y2=ln(1+μ|x|)ln(1+μ)#8226;SIGN x－1≤x≤1



其中:μ=255。

對語音信號進行壓擴后，需要進行編碼。目前世界上對進行A率壓擴后的語音信號進行13折線8比特編碼，對進行μ率壓擴后的語音信號進行15折線8比特編碼，8比特碼的最高位為符號位，從理論上講，y1和y2有確定的對應關(guān)系，也就是說，一條語音信號曲線經(jīng)過A率、μ率壓擴后，原曲線上每一個點變換為y1，y2上惟一的點，這樣，y1上的點和y2上的點就有確定的對應關(guān)系，經(jīng)過量化、編碼后，這種關(guān)系也不會改變。因此，把這種轉(zhuǎn)換用硬件電路實現(xiàn)時，用查表法實現(xiàn)更簡單。文獻［2］的table3和table4給出這種對應關(guān)系，但是在實際電路的使用中，經(jīng)過A率壓擴編碼的信號，除最高位外的偶數(shù)位已經(jīng)取反，因此在電路設計時，A率μ率轉(zhuǎn)換關(guān)系見表1和表2。

5 A率μ率轉(zhuǎn)換器的FPGA實現(xiàn)及測試

在實際設計中，一塊T1中繼器板完成兩路中繼器，實現(xiàn)A率μ率轉(zhuǎn)換器，采用Xilinx公司的XC4000E系列FPGA，在具體電路中，CPU接口需要8位地址鎖存器、譯碼器、4個5位的數(shù)據(jù)存儲器，具體電路如圖2所示。

圖2 FPGA部分電路圖

表1 μ率到A率轉(zhuǎn)換表

時序調(diào)整電路需要脈沖展寬電路和一個模256計數(shù)器，由于系統(tǒng)送來的8 k幀脈沖信號的寬度為8 M時鐘的寬度，在使用時要展寬，具體電路設計中，使用8 M時鐘對幀脈沖信號進行展寬；模256計數(shù)器由幀脈沖信號同步清零，計數(shù)器分別計到8和248時各輸出一個脈沖，前一個信號作為發(fā)送的幀脈沖信號，后一個信號作為接收的幀脈沖信號。A率μ率轉(zhuǎn)換需要4個128*7 b的ROM，4個串并轉(zhuǎn)換器、4個8選1、4個模8計數(shù)器，四路電路的結(jié)構(gòu)基本相同，只是輸入信號和變換不同。

表2 A率到μ率 轉(zhuǎn)換

入出入出入出

對于發(fā)送信號，應作μ率到A率的變換，幀脈沖信號為系統(tǒng)送來的幀脈沖信號;對于接收信號，應作A率到μ率的變換，幀脈沖信號為時序調(diào)整電路送來的接收幀脈沖信號，其中任何一路的具體電路如圖3所示。

圖3 時序調(diào)整電路圖

這里的高位為符號位，不需要進行轉(zhuǎn)換。

所選芯片為XC4006EPC84-4，設計輸入采用Verilog語言，設計工具為Xilinx foundation series M1.5i。

在系統(tǒng)設計完成后，我們使用SUN SET μ的E1，T1測試儀及有關(guān)設備，模擬國際局測試A率μ率轉(zhuǎn)換器的功能，結(jié)果正確，話音清晰。

6 結(jié) 語

本文給出的是一種A率μ率轉(zhuǎn)換器的電路結(jié)構(gòu)、設計原理和具體實現(xiàn)方法。該系統(tǒng)結(jié)構(gòu)簡單，易于設計，可以單獨集成為一片ASIC，這對我國通信設備走向國際，開發(fā)國家之間的通信設備具有重要的意義。

參 考 文 獻

［1］張應中.數(shù)字通信工程\\[M\\].北京:人民郵電出版社，1996.



［2］ITU-T G.711 Recommendation\\[S\\].1993.



［3］夏宇聞.復雜數(shù)字電路與系統(tǒng)的Verilog HDL設計技術(shù)\\[M\\].北京:北京航空航天大學出版社，1998.



［4］葉敏.程控數(shù)字交換與交換網(wǎng)\\[M\\].北京:北京郵電大學出版社，1993.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文。