摘 要：在數(shù)字上變頻中常用的CIC濾波器的基礎(chǔ)上，提出了一種適用于DVB-S系統(tǒng)的可變插值率CIC濾波器的實現(xiàn)結(jié)構(gòu)，首先實現(xiàn)一個內(nèi)插因子為2的CIC濾波器單元，然后根據(jù)不同的內(nèi)插因子要求，來重復(fù)地調(diào)用這些內(nèi)插因子為2的基本濾波器模塊，這種CIC濾波器的實現(xiàn)結(jié)構(gòu)符合結(jié)構(gòu)化的設(shè)計思想。通過Verilog HDL語言在FPGA上對其進行了仿真、綜合給出了相應(yīng)的仿真結(jié)果，并成功應(yīng)用于DVB-S系統(tǒng)中。



關(guān)鍵詞：積分梳狀濾波器；FPGA；插值；數(shù)字上變頻；數(shù)字視頻廣播

中圖分類號：TN911.73 文獻標識碼：B

文章編號：1004-373X(2008)11-103-02

Design of Variable Interpolated Filter CIC in DVB-S and Its FPGA Realization



ZHANG Wenpo1 ，CHANG Liang2，SHI Lirong3

(1.Jiazai Telecommunication Equipment Co.Ltd.，Xi′an，710075，China；

2.Satellite Application System Department of China Academy of Space Technology，Beijing，100086，China；

3.Xi′an Node Science Technology Co.Ltd.，Xi′an，710075，China)



Abstract：In this paper，a new variable interpolated filter in DVB-S(Digital Vidoe Broadcast by Satellite) is introduced based on the common filter of cascaded integrator comb.Firstly a CIC filter module with interpolation factor 2 is designed，then we could reuse the basic module according to the interpolation factor.Based on the theory of CIC filter，the filter with FPGA is simulated and synthesized，the results is given，and realizes it in the system of DVB-S.



Keywords：CIC;FPGA;interpolation;digital up converter;DVB

CIC(Cascaded Integrator Comb)濾波器是現(xiàn)代數(shù)字上變頻的核心技術(shù)，具有簡單而高效的結(jié)構(gòu)。CIC濾波器又稱為簡單整系數(shù)梳狀濾波器，是在高速抽取核或插值系統(tǒng)中非常有效的單元。它結(jié)構(gòu)簡單，處理速度高，最大的優(yōu)點是不需要進行乘法運算。本文在常用CIC濾波器的基礎(chǔ)上，提出一種適用于DVB-S(Digital Vidoe Broadcast by Satellite)系統(tǒng)的可變插值率的CIC濾波器的實現(xiàn)結(jié)構(gòu)。

1 級聯(lián)積分梳狀濾波器(CIC)

CIC插值濾波器最早由Hogenauer提出，它由N級梳狀濾波器和N級積分器級聯(lián)構(gòu)成，其結(jié)構(gòu)如圖1所示。圖中R是整數(shù)倍速率的內(nèi)插因子，微分延遲M為進行濾波器設(shè)計的參數(shù)，這里取M=1，因此CIC濾波器的傳輸函數(shù)為：



HCIC(z)=1R1－z－R1－z－1N=1R∑R－1j=0z－jN



CIC插值濾波器的梳狀部分工作在較低的頻率fs/R，梳狀部分由N級梳狀濾波器組成，每級微分延遲M個樣本。單級梳狀濾波器的傳遞函數(shù)為：



Hc(z)=1－z－RM



單級梳狀濾波器的基本實現(xiàn)框圖如圖2所示。

圖1 CIC插值濾波器結(jié)構(gòu)框圖

圖2 單級梳狀濾波器的實現(xiàn)框圖

CIC的N級積分器工作在高采樣率fs下，每級積分器都是一個反饋系數(shù)為1的單極點IIR濾波器，其傳遞函數(shù)為：



HI(z)=[SX(]1[]1-z-1[SX)]



單級積分器的實現(xiàn)框圖如圖3所示。

由于不需要使用乘法器而且對于濾波器的系數(shù)不需要使用存儲器，這種結(jié)構(gòu)硬件實現(xiàn)的效率很高。

圖3 單級積分器的基本實現(xiàn)框圖

2 可變插值率CIC濾波器

由于CIC濾波器的硬件實現(xiàn)需要積分器工作在較高的采樣率上，因為這些積分器都是遞歸的，所以無法使用流水線技術(shù)，從而在很大程度上制約了電路的工作速度。因此，本文提出一種內(nèi)插因子為2次冪的CIC非遞歸高效實現(xiàn)結(jié)構(gòu)。

設(shè)內(nèi)插因子R=p1#8226;p2#8226;…#8226;pN，pi>1，并定義Ri=Ri－1/pi，i=1，2，…，N，其中R0=R。由多項式分解，可得：

這樣就將CIC濾波器分解為多級的完全非遞歸結(jié)構(gòu)了。

以R=32為例，可以采用2*2*2*2*2這樣的5級結(jié)構(gòu)來實現(xiàn)，這樣對內(nèi)插因子進行分解的好處在于Verilog HDL編碼時可以做成2倍內(nèi)插模塊，反復(fù)調(diào)用，符合結(jié)構(gòu)化的設(shè)計思想。由于采用了完全非遞歸結(jié)構(gòu)，就可以將流水線技術(shù)用于加法器，這樣不僅能使系統(tǒng)的處理速度大大提高，而且可以有效降低功耗。通過內(nèi)插因子的選擇，該方案可以靈活地實現(xiàn)R=2，4，8，16，32的內(nèi)插，以適應(yīng)

DVB-S系統(tǒng)不同的要求。

3 FPGA實現(xiàn)

設(shè)定R=32，通過內(nèi)插因子的選擇，該方案可以靈活地實現(xiàn)R=2，4，8，16，32的內(nèi)插，以適應(yīng)DVB-S系統(tǒng)不同的要求。

按照這種CIC實現(xiàn)方案進行Verilog編碼，在Modelsim下進行前仿真，能夠很好地實現(xiàn)內(nèi)插功能，圖4為2，4倍內(nèi)插，采用N=4級內(nèi)插CIC濾波器。

圖4 內(nèi)插因子為2，4倍仿真結(jié)果

4 結(jié) 語

本文基于常用CIC濾波器，提出一種新的可變因子CIC內(nèi)插濾波器的實現(xiàn)結(jié)果，把該濾波器應(yīng)用于DVB-S的數(shù)字上變頻中，能夠很好地滿足DVB-S系統(tǒng)中所需的多種內(nèi)插因子為2次冪內(nèi)插要求。

參 考 文 獻

［1］Stephen G，Stewart R W.High-speed Sharpening of Decimating CIC Filter\\[J\\].Electronic Letters，2004，40(21):1 383-1 384.



［2］Jovanovic-Dolecek G，Mitra S K.Efficient Sharpening of CIC Decimation Filter\\[C\\].IEEE 2003 International Conference on Acoustic，Speech and Signal Processing，2003，6:385-388.



［3］楊小牛，樓才義，徐建良.軟件無線電原理與應(yīng)用\\[M\\].北京：電子工業(yè)出版社，2001.



［4］胡書廣.數(shù)字信號處理理論、算法與實現(xiàn)\\[M\\].北京：清華大學出版社，2003.

作者簡介 張文坡 男，1980年出生，河北趙縣人，工程師。主要從事通信技術(shù)方面的研究工作。

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文。