摘 要：在由高性能數(shù)字信號(hào)處理器構(gòu)建的系統(tǒng)中，供電模塊的設(shè)計(jì)是很重要的一個(gè)部分。以ADSP-TS101為例，對(duì)應(yīng)用電源芯片TPS54312和TPS54616設(shè)計(jì)出符合要求的供電模塊進(jìn)行了詳細(xì)介紹。首先對(duì)3種供電方式進(jìn)行了對(duì)比和原理上的介紹，然后介紹了這兩款芯片的性能，并詳細(xì)介紹了如何利用這兩款芯片進(jìn)行原理圖的設(shè)計(jì)以滿足功耗、上電次序等設(shè)計(jì)要求，同時(shí)利用TI電源設(shè)計(jì)輔助軟件swift designer進(jìn)行分析和仿真。經(jīng)實(shí)驗(yàn)，設(shè)計(jì)完全符合系統(tǒng)供電要求。

關(guān)鍵詞：高性能數(shù)字信號(hào)處理器；swift designer；電源設(shè)計(jì)；TPS54312

中圖分類號(hào)：TN79 文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2008)11-086-03

Design of Power Module Based on High-powered DSP Systems

YANG Jin，QIU Zhaokun

(SPDF，School of Electronic Science and Technology，National University for Defence Technology，Changsha，410073，China)

Abstract：The design of power module is an important part in high-powered DSP system.This paper takes a detailed introduction on the design of using TPS54312 and TPS54616，taking ADSPTS101 for example.Firstly，it compares three ways of power and their principle，and then it introduces how to design the appropriate schematic document，at the same time，it gives analysis and synthesis using the soft swift designer offered by TI.And it achieves power desire by the DSP system after testing.

Keywords：high-powered DSP;swift designer;power design;TPS54312

1 引 言

隨著近年來芯片制造技術(shù)的不斷發(fā)展，以及市場對(duì)高性能數(shù)字信號(hào)處理器的需求，新的功能更強(qiáng)，速度更快，功耗更低的數(shù)字信號(hào)處理器(DSP)產(chǎn)品不斷推出，給電路設(shè)計(jì)帶來了極大的方便。但與此同時(shí)，這些高性能器件的使用對(duì)供電模塊的設(shè)計(jì)提出了更高的要求。高效、穩(wěn)定、滿足上電次序的供電模塊設(shè)計(jì)具有重要意義，將直接影響整個(gè)系統(tǒng)的穩(wěn)定，甚至整個(gè)系統(tǒng)的實(shí)現(xiàn)。

當(dāng)前，DSP、FPGA等芯片的供電方式主要有3種：采用線性電源芯片，采用開關(guān)電源芯片，采用電源模塊。這3種方式的一個(gè)總體對(duì)比如表1所示。

線性電源的基本原理是根據(jù)負(fù)載電阻的變化情況來調(diào)節(jié)自身的內(nèi)阻，從而保證輸出端的電壓在要求的范圍之內(nèi)。由于采用線性調(diào)節(jié)原理，瞬態(tài)特性好，本質(zhì)上沒有輸出紋波。但隨著輸入輸出電壓差的增大或是輸出電流增加，芯片發(fā)熱會(huì)成比例增加，因此線性電源要求有較好的散熱處理控制。線性電源的輸入電流接近于輸出電流，它的效率(輸出功率/輸入功率)接近于輸出/輸入電壓比。因此，壓差是一個(gè)非常重要的性能，因?yàn)楦偷膲翰钜馕吨叩男省DO線性電源的低壓差特性有利于改善電路的總體效率。線性電源對(duì)電流輸入較小的應(yīng)用系統(tǒng)提供了一種體積小、廉價(jià)的設(shè)計(jì)方案。

開關(guān)電源利用磁場儲(chǔ)能，無論升壓、降壓或是兩者同時(shí)進(jìn)行，都可以實(shí)現(xiàn)相當(dāng)高的變換效率。由于變換效率高，因此發(fā)熱很小，散熱處理得以簡化。又由于是開關(guān)穩(wěn)壓器電源， 與LDO線性電源相比，DC/DC調(diào)整器輸出紋波電壓較大、瞬時(shí)恢復(fù)時(shí)間較慢、容易產(chǎn)生電磁干擾(EMI)。要取得低紋波、低EMI、低噪聲的電源，關(guān)鍵在于電路設(shè)計(jì)，尤其是輸入/輸出電容、輸出電感的選擇和布局。因此在三種電源設(shè)計(jì)方案中，開關(guān)電源的設(shè)計(jì)要較另兩種電源設(shè)計(jì)方案復(fù)雜。但由于開關(guān)電源設(shè)計(jì)靈活，耗熱小，成本也較低，在系統(tǒng)電源模塊設(shè)計(jì)中，仍不失一種較好的選擇。

電源模塊原理上講是個(gè)開關(guān)穩(wěn)壓器，效率非常高。相對(duì)于普通開關(guān)穩(wěn)壓器，它的集成度更高，外圍只需要一個(gè)輸入電容和一個(gè)輸出電容即能工作，設(shè)計(jì)簡便，適合D要求開發(fā)周期非常短的應(yīng)用。

2 芯片選型和功能介紹

由于ADSPTS101信號(hào)處理部分僅是整個(gè)系統(tǒng)的一個(gè)子部分，結(jié)合其他部分的供電要求，F(xiàn)PGA芯片采用ATERA公司的EP1C12F324，IO電壓3.3 V，內(nèi)核電壓1.5 V，ADSPTS101的IO供電壓3.3 V，內(nèi)核電壓1.2 V。其中EP1C12F324對(duì)上電次序的要求并不是太嚴(yán)格，電源設(shè)計(jì)較為簡單，采用AS2830-1.5電源芯片即可達(dá)到要求。而ADSPTS101對(duì)上電次序有較為嚴(yán)格的要求，當(dāng)上電次序沒有達(dá)到要求時(shí)，既使上電后進(jìn)行復(fù)位初始化后，初始狀態(tài)仍然可能不對(duì)。因此，系統(tǒng)電源部分設(shè)計(jì)的重點(diǎn)在于滿足ADSPTS101的上電要求。當(dāng)然，采用電源模塊，如PT6944芯片可以滿足設(shè)計(jì)要求，但基于開關(guān)電源和電源模塊的比較優(yōu)勢，本系統(tǒng)采用開關(guān)電源進(jìn)行設(shè)計(jì)。采用的電源芯片為TI公司的TPS54616和TPS54312。

TPS54616是一款TI公司推出的適合DSP，F(xiàn)PGA，ASIC等多芯片系統(tǒng)供電的電源芯片，是一款低電壓輸入、大電流輸出的同步降壓DC/DC調(diào)整器， 內(nèi)含30MQ、12 A峰值電流的MOSFET開關(guān)管，最大可輸出6 A電流。輸出電壓固定3.3 V，誤差率為1%。開關(guān)頻率可固定在350 kHz或550 kHz，也可以在280 kHz到700 kHz之間調(diào)整。另外，它還具有限流電路、低壓閉鎖電路和過熱關(guān)斷電路。

TPS54312也同樣是TI推出的一款低電壓輸入，大電流輸出的同步降壓DC/DC調(diào)整器。所不同的是，TPS54312對(duì)于連續(xù)3 A的電流高效輸出，集成的MOSFET開關(guān)管為60MQ，同時(shí)其固定電壓輸出為1.2 V。

另外，TPS54616和TPS54312均采用集成化設(shè)計(jì)，減少了元件數(shù)量和體積，因此，可廣泛用于低電壓輸入、大電流輸出的分散電源系統(tǒng)中。

TPS54616和TPS54312功能管腳定義類似，其引腳封裝分別如圖1所示。

以TPS54616為例，簡述各引腳功能，TPS54312對(duì)應(yīng)命名相同的引腳功能相似。

AGND：模擬地；BOOT：啟動(dòng)輸入，應(yīng)和PH腳間連接一個(gè)0.02~0.1 μF的電容；NC：不連；PGND：電源地，使用時(shí)與AGND單點(diǎn)連接；PH：電壓輸出端；PWRGD：當(dāng)VSENSE>90%參考電壓時(shí)，輸出為高阻，否則輸出為低電平，利用這點(diǎn)，可用于I/O口電壓和內(nèi)核電壓的控制，設(shè)計(jì)出符合要求的上電次序；RT：頻率設(shè)置電阻輸入，選擇不同的阻值連接，可設(shè)置不同的電源開關(guān)頻率；SS/ENA：慢啟動(dòng)或輸入輸出使能控制；FSEL：頻率選擇；VBIAS：內(nèi)部偏壓調(diào)節(jié)，與AGND間應(yīng)連接一個(gè)0.1~1 μF的陶瓷電容;VIN：外部電壓輸入;VSENSE：誤差放大反饋輸入，可直接連到輸出電壓端。

3 電路設(shè)計(jì)

在Protel中搭建原理圖，如圖2所示。

設(shè)計(jì)主要考慮了輸入濾波、反饋回路、頻率操作、輸出濾波、延時(shí)啟動(dòng)等問題。

3.1 輸入輸出濾波

兩電源芯片輸入電壓均為5 V，為有效慮除輸入電源中的高頻分量，輸入端均接一個(gè)10 μF的旁路電容。同時(shí)，為減少輸入紋波電壓，各接入一個(gè)100 μF和180 μF的濾波電容。經(jīng)過這樣的組合濾波，可以得到一較為干凈的輸入電源。

在輸出端，為了得到質(zhì)量較好的輸出波形，輸出濾波網(wǎng)絡(luò)由一個(gè)4.7 μH電感及一個(gè)470 μF和1 000 pF的電容組成。

3.2 反饋回路

TPS54312上為直接反饋，經(jīng)過濾波輸出后的電壓直接連接到VSENSE上，TPS54616加上一個(gè)反饋電阻，作用其實(shí)是相同的，都是直接反饋。

3.3 開關(guān)頻率設(shè)計(jì)

如果讓RT腳空接，F(xiàn)SEL接地或接在VIN上，則開關(guān)頻率為350 kHz或550 kHz。如果采用外接電阻進(jìn)行開關(guān)頻率選擇，有計(jì)算阻值的公式為：R=500 kHz/選擇的開關(guān)頻率×100 kΩ。設(shè)計(jì)中選用開關(guān)頻率700 MHz，計(jì)算得應(yīng)接電阻阻值為71.5 kΩ。

3.4 延時(shí)啟動(dòng)

兩芯片均有慢啟動(dòng)和輸出輸入使能控制功能。通過在腳SS/EN上連接不同容值的電容，可以獲得不同的慢啟動(dòng)時(shí)間。盡管有專門的計(jì)算公式可以進(jìn)行計(jì)算，但這里設(shè)計(jì)可以利用TI為專門電源設(shè)計(jì)推出的軟件swift designer，可以為設(shè)計(jì)提供很大的方便。swift designer提供一系列的電源芯片支持設(shè)計(jì)，包括對(duì)TPS54312和TPS54616的支持。

在swift designer中設(shè)置參數(shù)，然后按“GO”，軟件即能自動(dòng)按照要求的參數(shù)選擇電源芯片和搭建好外圍電路。設(shè)參數(shù)為：輸出電壓1.2 V，輸出電流3 A，輸入最小電壓4.8 V，最大5.2 V，慢啟動(dòng)時(shí)間3 ms，開關(guān)頻率700 kHz。軟件可以自動(dòng)生成電路圖，軟件自動(dòng)選擇的電源芯片是TPS54312，同時(shí)外圍電路已經(jīng)連接好。

同樣修改參數(shù)，輸出電壓3.3 V，輸出電流6 A，輸入最小電壓4.8 V，最大5.2 V，慢啟動(dòng)時(shí)間6 ms，開關(guān)頻率700 kHz。同樣，這時(shí)軟件自動(dòng)生成5 V轉(zhuǎn)3.3 V的電路圖(略)。

在swift designer軟件的幫助下，使設(shè)計(jì)變得靈活和簡便。要獲得正確的上電次序，設(shè)計(jì)中還應(yīng)做一些調(diào)整。將TPS54312的PWRGD腳接至TPS54616的SS/ENA腳，如圖2中原理圖所示，同時(shí)接成上拉狀態(tài)。這樣，只有當(dāng)TPS54312輸出電壓大于 1.2 V*90%時(shí)，腳PWRGD輸出為低，從而使能TPS54616，產(chǎn)生3.3 V的電壓輸出，從而獲得正確的上電次序要求。在TPS54312輸出電壓沒有達(dá)到要求時(shí)，TPS54616被上拉，不能產(chǎn)生3.3 V輸出。這樣通過慢啟動(dòng)時(shí)間的設(shè)置和對(duì)使能端引腳的控制兩重保險(xiǎn)，可以完全確保正確的上電延時(shí)和上電次序。同時(shí)，我們可以根據(jù)不同芯片對(duì)上電延時(shí)和上電的次序進(jìn)行靈活調(diào)整，滿足上電要求。

4 仿真分析

swift designer軟件還提供了初步的仿真分析，能直觀地給出分析表，循環(huán)響應(yīng)圖，輸入電壓抖動(dòng)的影響圖，效率圖和PCB布線圖。下面是一系列相關(guān)仿真分析。

從仿真可以看出，設(shè)計(jì)所采用的電源轉(zhuǎn)換具有較高的轉(zhuǎn)換效率，同時(shí)由于輸入抖動(dòng)而帶來的影響也在系統(tǒng)可接受范圍之內(nèi)，加上外圍電容濾波后，輸出電壓紋波效果還會(huì)有所改進(jìn)。由于軟件沒有對(duì)上電次序的先后給出直觀仿真，但通過對(duì)兩電源芯片慢啟動(dòng)時(shí)間的設(shè)置先后和使能端的控制，系統(tǒng)上電次序得到了較好保證。

5 結(jié) 語

供電模塊設(shè)計(jì)對(duì)整個(gè)系統(tǒng)實(shí)現(xiàn)和系統(tǒng)良好運(yùn)行意義重大，尤其對(duì)一些特殊供電要求的高性能器件而言更是如此。在電源模塊的設(shè)計(jì)中，要綜合考慮系統(tǒng)要求，設(shè)計(jì)靈活性，實(shí)現(xiàn)難易程度，成本、效率、封裝等相應(yīng)因素，從而做出全面的、折衷的考慮，以尋求最佳的設(shè)計(jì)方案。經(jīng)過在雷達(dá)信號(hào)處理板上的實(shí)際應(yīng)用，設(shè)計(jì)滿足各項(xiàng)電壓、電流和功耗要求，同時(shí)由于采用較好的上電次序設(shè)計(jì)，保證了ADSPTS101的內(nèi)核先于IO上電，從而使整個(gè)系統(tǒng)穩(wěn)定性和可靠性得到了較好保證。

參 考 文 獻(xiàn)

［1］韓江濤，胡慶生，孫遠(yuǎn).基于TPS54610的FPGA供電模塊設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2006，32(10):114-117.

［2］高可靠DC-DC電源模塊［J］.國外電子元器件，2003(8):78.

［3］童剛，裴昌幸.DSP的雙電源解決方案［J］.電子工程師，2002(11):19-21.

［4］黃天戍，霍鵬.基于DSP+CPLD的新型智能監(jiān)測系統(tǒng)設(shè)計(jì)與開發(fā)\\[J\\].微計(jì)算機(jī)信息，2006(8Z):182-184.

［5］Designing with the TPS54311 through TPS54316Synchronous Buck Regulators［P］.http://www.ti.com.2007.

\\[6\\]Switchmode-Power Supplies Reference Manual and Design Guide［P］.http://www.ti.com.1999.

作者簡介

楊 進(jìn) 男，1983年出生，碩士研究生。主要從事FPGA、DSP結(jié)合信號(hào)處理的應(yīng)用開發(fā)工作。

邱兆坤 男，1977年出生，副教授，博士。主要從事雷達(dá)信號(hào)處理，時(shí)頻信號(hào)分析。

通 信 設(shè) 備

孫耀奇等：基于Matlab和FPGA的FIR數(shù)字濾波器設(shè)計(jì)及實(shí)現(xiàn)