摘 要：高頻低噪聲放大器(LNA)是無線通訊設備關鍵器件之一。由于無線通訊設備特別是移動通訊設備使用環(huán)境的條件限制，往往需要LNA器件具有自適應增益功能，以保證接收信號的穩(wěn)定性。擬設計一款具有自適應增益控制的高頻LNA單片集成電路，以TSMC 0.18 μm的RF-CMOS器件模型和工藝參數(shù)，給出一個增益范圍在0~17 dB、噪聲抑制比為0.2 dB，適用于DCS1800手機中的1.8 GHz增益自適應CMOS放大器電路。



關鍵詞：射頻集成電路；低噪聲放大器；增益自適應;CMOS

中圖分類號：TN722.3 文獻標識碼：A

文章編號：1004-373X(2008)11-056-04

Research on the Monolithic Circuit Design of High-frequency LNA with AGC



SUN Yu，CHEN Huajun，WU Suntao，GUO Donghui

(Xiamen University，Xiamen，361005，China)



Abstract：High-frequency Low-Noise Amplifier (LNA) is one of the key devices about wireless communication equipment.As wireless communication equipment in particular the use of mobile communication equipment environmental conditions，often require LNA having the function of gain adaptive，in order to ensure the stability of signal reception.This paper is intended to design a high-frequency adaptive gain control of LNA monolithic integrated circuits.This paper used TSMC-0.18 μm RF-CMOS device model and gain adaptive CMOS amplifier circuit are given with process parameters in a gain of 0~17 dB，the noise suppression than 0.2 dB ，applying to the DCS1800 phones.



Keywords：RF-IC； low noise amplifier；adaptive gain control;CMOS

1 引 言

作為無線通訊系統(tǒng)中的關鍵器件模塊，低噪聲放大器(LNA)是把從天線接收來的信號進行低噪聲放大的電路模塊。由于從天線接收來的信號強度變化大，噪聲干擾大，所以低噪聲放大器電路往往需要具有增益自適應變化控制功能，且保持有噪聲抑制功能。對此，許多射頻LNA的設計采用雙模設計的模式，即當輸入信號較小時，調高LNA的增益，而當輸入信號較大時，則適當調低LNA的增益，以滿足后續(xù)電路的高線性度處理要求^[1]。但這種雙模式LNA電路設計的增益變化并非連續(xù)可調，不能保證足夠的線性度要求，因此增益連續(xù)可調的LNA電路設計已成為近年來的研究熱點^[2-4]。

目前增益連續(xù)可調的LNA電路設計一般是采用外加控制電路來實現(xiàn)輸入偏置的調整，以達到LAN增益的自適應變化控制的目的，但它往往不能保證低噪聲的性能。本文則采用設計了一款自適應反饋輸出阻抗控制的LNA電路，其獨立于混頻器等后續(xù)電路，可連續(xù)控制增益自適應，不影響原有LNA的低噪聲系數(shù)的最佳性能。優(yōu)化設計出一款最大增益為17 dB、噪聲抑制比為0.2 dB的適用于DCS1800手機中的增益自適應LAN芯片電路。

2 增益自適應LAN電路原理

射頻系統(tǒng)前端使用的低噪聲放大器一般可以采用MOS器件源極串聯(lián)電感反饋匹配共源電路來設計^[5-8]。它是利用源簡并電感來實現(xiàn)輸入阻抗匹配，可得到較好信號放大和噪聲抑制功能。圖1是該低噪聲放大器的基本電路原理圖。

圖1 源簡并電感型共源低噪聲放大器

其中，Vs是射頻信號源，Rs是信號源內阻，Ls是源簡并電感，Lg是柵極電感。為了保證MOS管M1構成電路達到輸入匹配的要求，Ls和Lg的取值^[5，8]可分別設計為：



Ls=RsωT(1)

Lg=1ω20Cgs－Ls

(2)



其中，ω0是工作頻率，Cgs是MOS管M1的柵源寄生電容，ωT是MOS管M1的特征頻率，可表示^[9]為ωT=3μ(Vgs－Vt)2L2，式中L是MOS管M1的柵長，μ是遷移率，Vgs，Vt分別是MOS管M1的柵源電壓和閾值電壓。為了保證低功耗，LNA最佳噪聲性能的MOS管M1柵寬可設計為^[6] ：

因此，通常情況下自適應增益放大器是通過調整Vgs來實現(xiàn)的。

但是，Vgs的調整通常是通過輸入直流偏置來實現(xiàn)的，不可避免會影響已優(yōu)化低噪聲的輸入匹配設計，為此，我們設計如圖2的自適應增益低噪聲放大器電路結構，它是通過調整可變輸出阻抗Zout來實現(xiàn)Av的自適應控制的。即當從天線接收到的信號RFin減弱時，經前置放大后的輸出信號電平Vout減弱，二極管峰值包絡檢波器提取電平Vav及經低通濾波后得到電平V1均減弱的，這樣通過與基準電平Vref比較放大來控制可變輸出阻抗Mo，也就使輸出阻抗Zout增大達到自適應增益LNA的增益Av增大的目的。

圖2 自適應增益LAN的電路原理框圖

顯然，圖2所給的自適應增益電路可能存在不穩(wěn)定問[CM(21*2]題，為了分析該電路的穩(wěn)定性，可以把該電路看成雙端輸[CM)]

入輸出網絡，即可采用微波理論S參數(shù)進行分析。要保證該自適應電路的穩(wěn)定性，其電路參數(shù)須滿足按下面不等式 ［11]，即：

穩(wěn)定因子:



K=1－S112－S222+S11*S22－S21*S1222S21S12

>1(5)



且中間因子:

其中，S11為反映輸入端阻抗匹配的輸入端反射系數(shù)，S21為反映反向隔離性能的從輸出端傳輸?shù)捷斎攵说姆聪蛟鲆鍿12(亦稱反向傳輸系數(shù))，S21為正向增益，S22反映輸出端阻抗匹配的輸出端反射系數(shù)S22。

3 CMOS集成電路設計

要設計單片集成的圖2自適應增益LAN電路，可以采用標準CMOS工藝器件來設計?？紤]到MOS器件在集成電路中的其他因素如溫度變化、襯底噪聲等共模參數(shù)的影響，該電路中的各放大電路均采用差分輸入放大電路來實現(xiàn)。而差分LNA的差模交流小信號輸入相當于差分放大器電路的其中一端接地^{[8，12，13]}，因此，差分LNA電路的主要參數(shù)Ls，Lg，Wopt設置方法與單端LNA電路設計類似。

如圖3所示，我們給出可單片集成的自適應增益LNA電路，其中Ms1，Ms2是共源級主放大管，共柵管Mg1，Mg2用以減少Ms1，Ms2的米勒電容的影響。Ms1，Ms2的源極反饋電感Ls1，Ls2與柵極電感Lg1，Lg2共同組成了輸入匹配網絡，Cout1，Cout2，Lout1，Lout2構成輸出網絡，兩者均諧振于工作頻率。M11，M12為偏置管，它們與R6，R7，R8，R9，C5，C6構成偏置電路。該偏置電路對由電流增益及熱漂移引起的電流變化都構成穩(wěn)定的負反饋^[15]。經前置放大后的輸入載波信號能被隔直峰值檢測電路檢測，檢測出的反映載波信號平均峰值電平的V1經比較放大器與基準比較電平Vref相比較放大，產生可變輸出阻抗控制電平Vc來調節(jié)可變輸出阻抗Zout，達到增益自適應的目的。

圖3 自適應增益單片CMOS集成LNA電路圖

針對于DCS1800雙頻段手機^[16]用的自適應增益LNA電路設計，要求電路性能滿足：噪聲系數(shù)為1.5~2.5 dB，最大增益為15~20 dB，功耗電流小于8 mA，帶寬為75 MHz(1 805~1 880 MHz)。采用TSMC-0.18 μm CMOS工藝的RF-CMOS器件模型，所設計電路的各器件參數(shù)如表1所示。

表1 電路圖中各電子器件參數(shù)

表1中所列器件，對于MOS管選用TSMC 0.18 μm RF-CMOS PDK中的rfnmos2v，rfpmos2v做參數(shù)化單元版圖，并設置單元版圖具有保護環(huán)、虛擬啞多晶硅單元、N型深阱等特殊版圖工藝，同時使其滿足參數(shù)化版圖的所謂“硬約束”選項，增加了版圖面積，但避免了各種非理想因素的干擾。其中，尺寸最大的1 000 μm的MOS管版圖面積為62.36 μm×50.31 μm。對于電容選用TSMC-0.18 μm RF-CMOS PDK中的專門為RF電容器件定制的mimcapshield做參數(shù)化單元版圖，電路圖中數(shù)值最大的29 pf電容的版圖面積為245.15 μm×196.11 μm。對于電感選用標準片上電感indstd做參數(shù)化單元版圖，11.5 nH的電感版圖約為383.36 μm×376.54 μm。對于電阻選用精度最高的多晶硅電阻，5 MΩ的大電阻選用高電阻率的rphripolyrf做參數(shù)化單元版圖時面積約為20.19 μm×8.22 μm。最終，此芯片電路可在2 mm×2 mm的版圖面積內完成版圖設計。

4 仿真結果分析

為了驗證電路設計的性能參數(shù)，采用ADS電路仿真軟件^[17]進行仿真。仿真時調用了TSMC 0.18 μm CMOS RF BSIM3 tt模型，所得的仿真結果如下：

(1) 輸入阻抗匹配性能：在1.8 GHz工作頻率下，如圖4所示，反射系數(shù)S11＝－49 dB，說明輸入阻抗回路的匹配性能良好。

圖4 當Ls=280 pH，Lg=11.5 nH時

輸入阻抗匹配的仿真結果

(2) 增益、反向隔離性能：在1.8 GHz工作頻率時，如圖5，圖6所示，電路增益S21=17 dB，反向傳輸系數(shù)S12＝－45 dB，說明該電路有較好的隔離輸入與輸出的功能，滿足DCS1800的設計要求。

圖5 增益S21隨頻率的變化關系

圖6 反向傳輸系數(shù)S12隨頻率的變化關系

(3) 電路穩(wěn)定性能：圖7，圖8是LNA的穩(wěn)定因子K、中間因子Δ隨頻率變化的關系。根據(jù)微波理論，當穩(wěn)定因子K>1且中間因子Δ<1時LNA處于絕對穩(wěn)定狀態(tài)。

圖7中，K始終大于1，Δ始終小于1，這說明LNA在所設計的頻域內始終穩(wěn)定。



圖7 穩(wěn)定因子K隨頻率的變化關系

(4) 噪聲系數(shù)NF：在1.8 GHz工作頻率時，如圖9所示，噪聲系數(shù)為0.2 dB，達到DCS1800所需的設計指標要求。

圖8 中間因子Δ隨頻率的變化關系

圖9 1.8 GHz時LNA的噪聲系數(shù)NF＝0.2 dB

(5) 帶寬范圍：如圖10所示，從1 805~1 880 MHz，約為75 MHz(圖標m1，m3所指為-3 dB帶寬頻率點，圖標m2所指為中心頻率點)，符合設計指標要求，有較好的抑制帶外信號的功能。

圖10 LNA帶寬

(6) 功耗電流：在工作電壓1.8 V下，功耗電流為7.84 mA，滿足設計指標要求。

(7) 增益控制變化范圍：從0~17 dB，具有設計所要求的AGC控制功能。當輸入信號強度為－30 dBm時，增益為17 dB(圖標m1所示)，如圖11所示。當輸入信號強度大于－30 dBm時，增益控制模塊開始自動增益控制，當輸入信號強度達到－10 dBm，增益為0 dB(圖標m1所示)，如圖12所示。



圖11 輸入信號強度為－30 dBm時的最大增益

圖12 輸入信號強度為－10 dBm時的最小增益

5 結 語

本文設計了一款新穎的適用于DCS1800手機RF部分的增益自適應LNA電路，其特點是使用自身輸出信號實現(xiàn)反饋控制，不需要外來信號，且?guī)缀醪挥绊慙NA的噪聲系數(shù)、輸入匹配等關鍵指標。

參 考 文 獻

［1］Razavi B.射頻微電子［M］.北京：清華大學出版社，2006.



［2］Lini Lee，Jamuar S S.Current-mode Approach for a Variable-gain Low-Noise Amplifier［J］.Networks，2005.Jointly held with the 2005 IEEE 7th Malaysia International Conference on Communication.2005 13th IEEE International Conference on，2005，2:16-18.



［3］Tsai，Ming-Da Liu，Ren-Chieh Lin，et al.A Low-Voltage Fully-Integrated 4.5-6-GHz CMOS Variable Gain Low Noise Amplifier ［C］.European Microwave Conference，2003:13-16.



［4］黃煜梅，葉菁華，朱臻，等.2.4 GHz增益可控的CMOS低噪聲放大器［J］.固體電子學研究與進展，2004，24(4):498-504.



［5］陶蕤，王志功，謝婷婷，等.2.9 GHz 0.35 μm CMOS低噪聲放大器\\[J\\].電子學報，2001，29(11):1 530-1 532.



［6］姚飛，成步文.1 GHz 0.5 μm CMOS低噪聲放大器的設計\\[J\\].半導體學報，2004，25(10):1 291-1 295.

［7］馬曉民，王文騏.1.8 GHz 0.35 μm CMOS低噪聲放大器的實現(xiàn)\\[J\\].半導體技術，2002，27(8):46-49.



［8］詹福春，王文騏，李長生.2.4 GHz 0.25 μm CMOS集成低噪聲放大器的設計\\[J\\].半導體技術，2004，29(5):81-85.



［9］Adel S Sedra，Kenneth C Smith.微電子電路［M］.北京：電子工業(yè)出版社，2006.



［10］池保勇，余志平，石秉學.CMOS射頻集成電路分析與設計［M］.北京：清華大學出版社，2006.



［11］陳邦媛.射頻通信電路［M］.北京：科學出版社，2006.



［12］馬濤，柴常春，康英，等.一種基于CMOS工藝的差分低噪聲放大器設計\\[J\\].北京電子科技學院學報，2007，15(2):36-38.



［13］危長明，陳迪平，王鎮(zhèn)道，等.一種新型900 MHz CMOS低噪聲放大器的設計\\[J\\].半導體技術，2004，29(1):63-67.



［14］Thomas H.Lee.CMOS射頻集成電路設計［M］.北京：電子工業(yè)出版社，2006.



［15］Lucek J，Damen R.Designing an LNA for a CDMA front end［J］.RF Signal Processing，1999:22(21):20-30.



［16］雙頻手機RF部分的設計［EB/OL］.http://solution.eccn.com/PDF/RF07134412.pdf，2007-07-15.



［17］RFIC Design Flow［EB/OL］.http://eesof.tm.agilent.com/products/designflows/rfic/，2007.



作者簡介 孫 宇 男， 1979年出生，江蘇泰州人，碩士研究生。主要研究方向是CMOS模擬、數(shù)?；旌稀⑸漕l集成電路設計。

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。