摘 要：介紹了利用鎖相環(huán)和混頻技術，實現(xiàn)C波段低相噪跳頻源的方案，該方案通過兩個環(huán)路同時實現(xiàn)跳頻及混頻，步進36 MHz，輸出頻率4 428~5 220 MHz，具有低相位噪聲，低雜散等特點。和以往鎖相頻率合成的不同之處在于：以往混頻時采用主環(huán)信號4 428~5 220 MHz作為混頻器的RF端，而本方案為可以充分抑制輔環(huán)雜散，通過放大器將主環(huán)信號放大作為混頻器的本振LO端。測試結果表明達到系統(tǒng)對項目的指標要求，該頻率合成方案是可行的。

關鍵詞：雜散抑制；頻率合成器；低相噪；環(huán)路濾波器

中圖分類號：TN74 文獻標識碼：B

文章編號：1004-373X(2008)11-053-03

C-band Wideband Low Phase Noise Frequency Synthesizer

LI Jin，LIU Guanghu

(School of Electronics and Engineering，University of Electronic Science Technology，Chengdu，610054，China)

Abstract：This article introduces a scheme which realized C-band low phase noise radar hopping frequency synthesizer，with PLL and mixer.In this scheme，the synthesizer contains two loops.If the two loops hop at the same time and mixing，the output frequency is from 4 428~5 220 MHz，the step is 36 MHz，with low phase noise and low suprs.Comparing with the old PLL，this scheme can reduce suprs sufficiently，using amplifer to amplify the main loop signal(4 428~5 220 MHz) in order to drive the LO of mixer，instead of taking the main loop signal as the RF of mixer.The results show that the scheme is feasible and practicable.

Keywords：supr reduction;PLL frequency synthesizer;low phase noise;loop filter

微波頻率源是微波通信、微波測量及雷達技術中的重要部件，其相噪性能和雜散性能直接影響到系統(tǒng)的性能和可靠性。因此，尋求更低相位噪聲、更高純度頻譜和更高穩(wěn)定度的頻率源成為目前發(fā)展的主要趨勢。

1 系統(tǒng)主要指標及方案

1.1 系統(tǒng)的主要指標

輸出頻率范圍：4 428~5 220 MHz;步進頻率：36 MHz;相位噪聲：≤-100 dBc/Hz@10 kHz;輸出雜散：≤-70 dBc(4 000~4 200 MHz);≤-65 dBc(4 428~5 220 MHz);諧波抑制：≥40 dBc;輸出功率：≥10 dBm。

1.2 系統(tǒng)的方案設計

該項目來自成都賽英公司，由以上指標看出，該系統(tǒng)的主要難度如下：

(1) 輸出頻率高且范圍寬。

(2) 相位噪聲要求比較高，利用單個鎖相環(huán)難以實現(xiàn)。因此采用雙鎖相環(huán)加混頻的方案，如圖1所示。

(3) 由于對輸出在4 000~4 200 MHz帶內的雜散要求比較苛刻，而最佳輔環(huán)點頻為4 140 MHz，在腔體體積一定下，很難達到-70 dBc指標，故權衡輔環(huán)相噪的惡化程度，選擇4 320 MHz作為輔環(huán)。

圖1 系統(tǒng)總框圖

(4) 為了防止輔環(huán)點頻4 320 MHz作為雜散耦合到輸出端，故采用功分器和將主環(huán)信號4 428~5 220 MHz通過兩級放大作為混頻器的本振，輔環(huán)4 320 MHz點頻作為混頻器的RF端。該方案選用36 MHz的低相噪恒溫晶振作為兩個環(huán)路的參考源，主環(huán)和輔環(huán)均選用HITTITE公司的超低相噪模擬鎖相環(huán)芯片HMC440，改善系統(tǒng)的相噪性能。輔環(huán)參考頻率為36 MHz，輸出4 320 MHz頻點；主環(huán)參考頻率為36 MHz，輸出頻率為4 428~5 220 MHz。經(jīng)定向耦合器后再與輔環(huán)輸出的頻點混頻到108~900 MHz，返回到主環(huán)鑒相器與參考頻率做比較。所有的控制都由單片機來完成，根據(jù)外部數(shù)據(jù)的輸入(BCD碼)來進行相應的頻率輸出。

2 電路實現(xiàn)

在設計單片頻率合成器的時候，最主要的工作就是設計頻率合成器的環(huán)路帶寬，使得頻率合成器指標在相位噪聲、雜散、調頻速度和穩(wěn)定性上等方面達到兼顧，實現(xiàn)最佳的綜合性能。

2.1 最佳環(huán)路帶寬

由于本項目沒有要求跳頻速度，所以環(huán)路帶寬采用最佳帶寬設計，使得相位噪聲盡可能的好。頻率合成器的輸出噪聲如下：

式中Llp(jw)為鎖相環(huán)芯片的噪聲，Lvco(jw)為VCO的相位噪聲，Hn(jw)是被N規(guī)一化的環(huán)路濾波器的傳遞函數(shù)^[1]。由上式可以看出環(huán)路對帶內噪聲源呈低通過濾，故希望將環(huán)路帶寬fc越低越好；但環(huán)路對VCO呈高通過濾，又希望環(huán)路越寬越好。為了兼顧這一對矛盾，參考圖2能夠使兩種相位噪聲都得到合理的抑制，可以選擇環(huán)路帶寬fc在兩噪聲源譜密度線的交叉點附近總是比較接近于最佳狀態(tài)的。但是考慮晶振噪聲要惡化20log(N/R)，所以實際帶寬要略小一些。

圖2 環(huán)路帶寬fc的最佳選擇

2.2 主輔環(huán)電路設計

理論估算帶內相噪估算公式^[2](不考慮晶振的相噪)：



PN=PD noisefloor+10log fPD+20log(fo/fPD)(dBc/Hz)[JY](2)

輔環(huán)的頻率相對要高點，為了使系統(tǒng)混頻后噪聲不惡化，獲得較低的相位噪聲，這里選用HMC440鑒相芯片，該芯片屬于模擬鑒相器，由HMC440技術資料上給出的-153 dBc/Hz@10 kHz offset @ 100 MHz如圖3所示。由HMC440可推出鎖相環(huán)芯片相噪為-233 dBc/Hz，由上面式(2)可推出：可見主環(huán)和輔環(huán)的輸出頻率信號的環(huán)內相位噪聲均超過了該頻率源的設計指標。

圖3 HMC440的常溫下相位噪聲

環(huán)路濾波器模型如圖4所示，為獲得最佳環(huán)路帶寬，需調整環(huán)路濾波器參數(shù)R1，C1，R2，C2。按照鎖相環(huán)經(jīng)典理論，根據(jù)環(huán)路帶寬ωn和阻尼系數(shù)ξ可以計算出環(huán)路濾波器各元件值。



R1=KdKφ/ω2nNC2[JY](3)

R2=2ξ/ωnC2[JY](4)



其中Kd是鑒相器的鑒相靈敏度，這里HMC440的Kd是0.286 V/rad，Kφ是VCO的壓控靈敏度(rad/V)，N是鎖相環(huán)的倍頻倍數(shù)。阻尼系數(shù)ξ為兼顧濾波器的過沖和衰減取0.707~1之間的一個值即可。這樣只要C2取定一個值，就可以同時確定R1，R2。C1的引入主要為濾去鑒相器產生的諧波，其引入的極點應遠離主極點，即ωc=1R1C1>10ωn，于是C1<110ωnR1，這樣環(huán)路濾波器就完全確定了\\[3\\]。

圖4 HMC440環(huán)路濾波器

3 硬件及實測數(shù)據(jù)

出于成本方面的考慮，主環(huán)的VCO需要輸出兩個范圍頻率：4 428~4716 MHz和4 752~5 220 MHz，采用兩個VCO用開關進行切換。另外考慮到VCO間的相互影響，可能產生許多雜散，本設計采用VCO斷電方式，保證在任一時間，只有一個VCO工作，這樣避免了他們之間的相互影響。

混頻采用HMC218LP3無源混頻器，由于是無源的，要求本振功率比較大，所以主環(huán)輸出要經(jīng)過兩級放大器HMC311LP3。在調試過程中發(fā)現(xiàn)，由于放大器的非線性，使本振的諧波分量增大，所以第二級放大器放大到10 dBm左右驅動HMC218LP3的LO本振端，避免放大器進入飽和狀態(tài)。另外對輔環(huán)的點頻4 320 MHz，通過調試當?shù)竭_HMC218LP3的RF端口信號為-7 dBm左右時取得較佳的雜散和相噪指標。

圖5 實物射頻板外形圖

相位噪聲，雜散抑制，諧波抑制和輸出功率均采用惠普公司的頻譜分析儀HP8564E測量，在系統(tǒng)切換VCO最差相噪點5 220 MHz處相位噪聲可以達到-104.5 dBc/Hz@10 kHz，帶內雜散優(yōu)于-70 dBc，如圖6，圖7所示。

4 結 語

本文給出了C波段寬帶低噪聲頻率源的一種方案，用主環(huán)驅動本振，試驗測試數(shù)據(jù)表明此方案可行。相信經(jīng)過認真設計，調試，完全可以達到預期目標。[LL]

圖6 5 220 MHz處1 kHz相位噪聲

圖7 5 220 MHz遠端雜散

參 考 文 獻

［1］Ken′ichi Tajima，Yoshihiko IMAI.A 5 TO 10 GHz Low Spurious Triple Tuned Type Pll Synthesizer Driven By Frequency Converted DDS UNIT，IEEE.MTT-S Digest，1997.

［2］李興文，劉光祜.高純度捷變頻率源研制\\[J\\].現(xiàn)代電子技術，2005，28(20):20-21，24.

［3］張厥盛，鄭繼禹.鎖相技術\\[M\\].西安:西安電子科技大學出版社，2001.



作者簡介

李 晉 男，1980年出生，山西大同人，碩士。主要從事射頻微波方向的研究。

注：本文中所涉及到的圖表、注解、公式等內容請以PDF格式閱讀原文。