摘 要：針對(duì)車輪踏面擦傷采集的數(shù)據(jù)到PC機(jī)的傳輸問題，設(shè)計(jì)一種基于USB總線技術(shù)的數(shù)據(jù)通信系統(tǒng)。該系統(tǒng)利用FPGA實(shí)現(xiàn)采集數(shù)據(jù)流的收發(fā)時(shí)序，通過USB 2.0接口芯片CY7C68013與主機(jī)進(jìn)行通信。詳細(xì)介紹該數(shù)據(jù)傳輸系統(tǒng)的硬件結(jié)構(gòu)、軟件設(shè)計(jì)、USB芯片固件設(shè)計(jì)和工作流程，該數(shù)據(jù)傳輸系統(tǒng)相對(duì)于傳統(tǒng)的PCI數(shù)據(jù)傳輸系統(tǒng)，具有簡便靈活、支持熱拔插技術(shù)，在便攜式車輪踏面擦傷檢測(cè)中可以廣泛的運(yùn)用。

關(guān)鍵詞：車輪踏面擦傷檢測(cè)；數(shù)據(jù)傳送；USB 2.0；FPGA

中圖分類號(hào)：TP391文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004-373X(2008)22-125-03

Design of Data Transmission System for Detection of Wheel Tread Based on USB

ZHENG Qianhong，WANG Li，GAO Xiaorong

(College of Sciences，Southwest Jiaotong University，Chengdu，610031，China)

Abstract：In order to transmit the sampled data of the wheel tread abrade to the PC terminal，the data transmission system based on USB technology is designed in this article.The timing of the sampled data stream is controlled by FPGA which communicates with the PC terminal with the help of USB2.0 interface chip CY7C68013.In this article，the hardware structure of data transmission system，the software design，the working flow and firmware of the USB interface chip are systematically discussed.Compared to the traditional PCI bus transmitting system，this system is designed to support plug and play technology，thus it can be widely used in the portable detection for the wheel tread.

Keywords：wheel tread abrade detection;data transmission;USB 2.0;FPGA

1 引 言

車輪作為機(jī)車車輛的重要部件，其車輪踏面故障的測(cè)量是鐵路部門一直密切關(guān)注的課題，踏面的擦傷影響到機(jī)車運(yùn)行安全性、平穩(wěn)性和運(yùn)營經(jīng)濟(jì)性等重要因素。目前，車輪踏面擦傷檢測(cè)的數(shù)據(jù)傳輸大多是基于PCI接口技術(shù)的，安裝不夠方便、不支持熱插拔，且價(jià)格較貴。本文介紹一種基于FPGA和USB 2.0踏面擦傷數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)，通過構(gòu)建FPGA時(shí)序控制傳輸模塊來實(shí)現(xiàn)Cypress的CY7C68013芯片工作于從屬FIFO模式，并通過USB芯片固件程序讓該數(shù)據(jù)傳輸系統(tǒng)工作于塊傳輸模式，從而實(shí)現(xiàn)采集數(shù)據(jù)到PC機(jī)的高速傳輸。

2 EZ-USB FX2工作原理^［1］

EZ-USB FX2是USB 2.0協(xié)議的完全解決方案，兼容USB的4種數(shù)據(jù)傳送模式: 塊傳輸、中斷傳輸、同步傳輸、控制傳輸。該系列芯片將增強(qiáng)型的8051單片機(jī)內(nèi)核、智能USB接口引擎、USB收發(fā)模塊、存儲(chǔ)器及串行口等集成一起，一方面減少了芯片接口時(shí)序，通過地址和數(shù)據(jù)總線訪問片外資源，另一方面能提供I²C總線接口、3組實(shí)現(xiàn)數(shù)據(jù)和地址訪問的I/O接口。計(jì)算機(jī)與USB設(shè)備的數(shù)據(jù)通訊主要包括2個(gè)方面：讀取采樣數(shù)據(jù)、給USB設(shè)備發(fā)送控制命令。EZ-USB FX2提供多個(gè)端點(diǎn)來實(shí)現(xiàn)USB不同的傳輸方式。EZ-USB的串口實(shí)現(xiàn)了固件程序的下載。當(dāng)EZ-USB FX2工作于從屬FIFO模式時(shí)，外圍電路可像普通FIFO一樣對(duì)FX2中的端點(diǎn)緩沖區(qū)數(shù)據(jù)進(jìn)行讀寫。

3 硬件設(shè)計(jì)

3.1 硬件系統(tǒng)結(jié)構(gòu)設(shè)計(jì)框架

數(shù)據(jù)傳輸?shù)挠布娐房蚣苋鐖D1所示，該電路主要包括2個(gè)設(shè)計(jì)部分：FPGA時(shí)序控制模塊；EZ-USB-FX2接口模塊。FPGA時(shí)序控制模塊主要負(fù)責(zé)處理從數(shù)據(jù)采集器采集的踏面擦傷數(shù)據(jù)的緩存，該模塊包含3個(gè)獨(dú)立模塊：SDRAM數(shù)據(jù)存儲(chǔ)模塊、SDRAM讀寫控制器、FIFO控制器。采集的數(shù)據(jù)進(jìn)入SDRAM存儲(chǔ)器，在時(shí)鐘頻率控制下，SDRAM控制器控制SDRAM存儲(chǔ)模塊的讀寫，把數(shù)據(jù)傳輸?shù)紽IFO控制器側(cè)，F(xiàn)IFO控制器接收到此數(shù)據(jù)后，對(duì)其進(jìn)行緩存處理，并在FIFO時(shí)序狀態(tài)下，傳輸數(shù)據(jù)到EZ-USB-FX2接口的從屬FIFO模塊。EZ-USB-FX2的SI收發(fā)器通過工作于Slave FIFO的USB模式，對(duì)數(shù)據(jù)進(jìn)行傳輸，在USB數(shù)據(jù)枚舉時(shí)，USB控制器的工作頻率工作在40 MHz。PC 機(jī)端口收到從SI收發(fā)器串行傳輸過來的數(shù)據(jù)。從而完成采集數(shù)據(jù)的傳輸。

3.2 FPGA Slave FIFO控制器設(shè)計(jì)

采用FX2 的Slave FIFO模式傳輸數(shù)字信號(hào)，在這種模式下，F(xiàn)X2內(nèi)部的增強(qiáng)型8051CPU不會(huì)參與數(shù)據(jù)的傳輸，它只負(fù)責(zé)對(duì)FX2內(nèi)部寄存器進(jìn)行配置以及響應(yīng)相關(guān)設(shè)備請(qǐng)求和生成相關(guān)控制信號(hào)。從FPGA中的數(shù)字信號(hào)直接送到FX2內(nèi)部端點(diǎn)FIFO中，同時(shí)PC機(jī)端可以從此FIFO中讀取數(shù)據(jù)。采用這種方式可以最大限度地提高數(shù)據(jù)傳輸?shù)耐掏铝?，這樣可以實(shí)現(xiàn)大量數(shù)據(jù)傳輸?shù)囊蟆１疚脑O(shè)計(jì)的是基于同步的Slave FIFO傳輸模式，因此在FPGA側(cè)設(shè)計(jì)了一個(gè)同步FIFO寫控制器，采用的同步時(shí)鐘為40 MHz。

3.3 SDRAM的數(shù)據(jù)存儲(chǔ)與控制傳輸

SDRAM模塊在該系統(tǒng)中主要是負(fù)責(zé)數(shù)據(jù)存儲(chǔ)。數(shù)據(jù)的傳輸主要有2種模式：即傳統(tǒng)的輸入/輸出端口模式，DMA傳輸模式。由于Slave FIFO控制器端是工作在40 MHz的頻率下，本文采用在FPGA模塊上進(jìn)行DMA數(shù)據(jù)傳輸模式。這種傳輸?shù)膬?yōu)勢(shì)在于速度的極大提高，數(shù)據(jù)直接在CPU與外設(shè)設(shè)備之間進(jìn)行。DMA傳輸?shù)闹饕獑栴}是DMAC控制器的配置，DMAC支持4種傳輸方式：內(nèi)存到內(nèi)存、內(nèi)存到外設(shè)、外設(shè)到內(nèi)存、外設(shè)到外設(shè)。而具體傳輸?shù)臄?shù)據(jù)的大小則是由 DMAC 或者外設(shè)來決定。這樣，DMAC 有8種數(shù)據(jù)流傳輸和控制方式。本文采用的為外設(shè)到內(nèi)存模式，如圖2所示：

在外設(shè)到內(nèi)存?zhèn)鬏敚珼MAC 控制傳輸大小，在這種傳輸類型下，若外設(shè)傳輸?shù)臄?shù)據(jù)大小始終只會(huì)是burst的倍數(shù)。本系統(tǒng)選用DMA通道0，寫源地址到DMACCxSrcAddr寄存器，寫目的地址到DMACCxDestAddr寄存器，通過控制信息寄存器DMACCxControl設(shè)置burst大小為16個(gè)字節(jié)類型。SDRAM的FIFO深度為32個(gè)字節(jié)。

4 軟件設(shè)計(jì)

USB芯片要能完成與 PC 主機(jī)的通信，必須開發(fā)內(nèi)部USB 芯片的固件程序，提供必要的設(shè)備描述符信息，響應(yīng)主機(jī)的通信請(qǐng)求，并完成與 FPGA 的數(shù)據(jù)傳輸。FPGA 控制芯片的程序則完成與 USB 和SDRAM存儲(chǔ)數(shù)據(jù)的傳輸。主機(jī)端，則必須有能夠支持 USB 協(xié)議并控制傳輸?shù)?USB 驅(qū)動(dòng)程序。

4.1 USB驅(qū)動(dòng)程序設(shè)計(jì)

對(duì)于USB設(shè)備來說，其WDM驅(qū)動(dòng)程序分為USB底層(總線)驅(qū)動(dòng)程序和USB功能(設(shè)備)驅(qū)動(dòng)程序。USB內(nèi)核模式驅(qū)動(dòng)程序的分層體系結(jié)構(gòu)如圖3所示。

USB驅(qū)動(dòng)程序的具體工作過程：當(dāng)應(yīng)用程序想對(duì)USB設(shè)備進(jìn)行I/O操作時(shí)，它需調(diào)用Windows API 函數(shù)，I/O管理器將此請(qǐng)求構(gòu)造成一個(gè)合適的I/O請(qǐng)求包(IRP)并把它傳遞給USB功能驅(qū)動(dòng)程序。USB功能驅(qū)動(dòng)程序收到這個(gè)IRP后，根據(jù)IRP中包含的具體操作代碼構(gòu)造相應(yīng)USB請(qǐng)求塊(URB)，并把此URB放到一個(gè)新的IRP中，然后把它傳遞給USB底層驅(qū)動(dòng)程序。USB底層驅(qū)動(dòng)程序根據(jù)IRP中所包含的URB執(zhí)行相應(yīng)的操作，并把操作的結(jié)果返回給USB功能驅(qū)動(dòng)程序。USB功能驅(qū)動(dòng)程序接收到此返回的IRP后，將操作結(jié)果通過IRP返還給I/O管理器，最后I/O管理器將此IRP操作結(jié)果傳回給應(yīng)用程序，至此應(yīng)用程序?qū)υO(shè)備的1次I/O操作完成。

4.2 Fx2固件程序設(shè)計(jì)

圖4^［2］是Fx2固件程序的開發(fā)流程，在這一過程中，主要的是初始化實(shí)現(xiàn)，中斷使能函數(shù)實(shí)現(xiàn)，USB事件句柄函數(shù)的設(shè)置實(shí)現(xiàn)。

Cypress公司為CY68013提供了一個(gè)開放框架，可以在Keil C51環(huán)境下開發(fā)，故采用此框架來進(jìn)行Fx2固件程序設(shè)計(jì)。該固件程序主要涉及PERIPH.C實(shí)例化。該文件負(fù)責(zé)和周邊器件的互聯(lián)。通過該文件的實(shí)例化，來實(shí)現(xiàn)需求的功能。在該文件中，主要涉及以下幾個(gè)函數(shù)：

(1) TD_Init函數(shù)：負(fù)責(zé)對(duì)USB端點(diǎn)進(jìn)行初始化設(shè)置。本系統(tǒng)中將端點(diǎn)2設(shè)置為512個(gè)字節(jié)，緩存深度為4級(jí)，模式設(shè)為自動(dòng)輸入方式。

(2) TD_Poll函數(shù)：負(fù)責(zé)系統(tǒng)中循環(huán)任務(wù)的處理。負(fù)責(zé)對(duì)各個(gè)端點(diǎn)的狀態(tài)進(jìn)行查詢，處理各種OUT或IN端點(diǎn)的交互。

(3) DR_VendorCmnd函數(shù)：負(fù)責(zé)用戶自定義命令的譯碼工作，用戶請(qǐng)求通過端點(diǎn)0傳輸給內(nèi)核。通過CY7C68013上的SIE，查詢固定地址單元即可獲得當(dāng)前的命令代碼。

4.3 數(shù)據(jù)傳輸結(jié)果調(diào)試分析

由于最后對(duì)數(shù)據(jù)進(jìn)行處理是在Matlab軟件中進(jìn)行，所以數(shù)據(jù)存儲(chǔ)格式要求可以被Matlab識(shí)別。踏面檢測(cè)的原始數(shù)據(jù)通過A/D轉(zhuǎn)化成數(shù)字信號(hào)，如圖5所示(只采用4路加速度信號(hào))。通過USB傳輸?shù)絇C機(jī)端的采集數(shù)據(jù)在Matlab工作區(qū)間的顯示如圖6所示，通過對(duì)比發(fā)現(xiàn)：在數(shù)據(jù)的吞吐量為3 Mb/s左右的時(shí)候，數(shù)據(jù)的量化階數(shù)誤差為10-3，而再通過4路D/A信號(hào)轉(zhuǎn)換，可以精確的實(shí)現(xiàn)數(shù)據(jù)的高速傳輸。

5 結(jié) 語

該數(shù)據(jù)傳輸系統(tǒng)硬件上采用EZ-USB-FX2接口模塊，由于系統(tǒng)易受到外界干擾，所以加強(qiáng)軟硬件濾波和抗干擾等設(shè)計(jì)十分重要，故可以在FPGA 開發(fā)板上進(jìn)行相應(yīng)的硬件濾波和抗干擾等模塊設(shè)計(jì)，這可使系統(tǒng)的準(zhǔn)確度進(jìn)一步提高。

參考文獻(xiàn)

［1］錢峰.EZ-USB Fx2單片機(jī)原理、編程及應(yīng)用［M］.北京:北京航空航天大學(xué)出版社，2006.

［2］王成儒.USB 2.0原理與工程開發(fā)［M］.長沙:國防工業(yè)出版社，2004.

［3］張樹春，劉成安.基于USB總線的FPGA與PC機(jī)接口通信的實(shí)現(xiàn)［J］.微計(jì)算機(jī)信息，2005，21(4):202-203.

［4］范雅林.運(yùn)行車輛輪踏面缺陷的自動(dòng)檢測(cè)［J］.鐵道運(yùn)營技術(shù)，2000(6):114-117.

［5］皮穎，馮其波，膝永平，等.車輪踏面擦傷動(dòng)態(tài)測(cè)量系統(tǒng)的動(dòng)力學(xué)分析及計(jì)算機(jī)仿真［J］.北方交通大學(xué)學(xué)報(bào)，2001(6):73-76.

［6］羅玉平，陳海濤，施業(yè)斌.基于FPGA的USB 2.0控制器設(shè)計(jì)［J］.電子技術(shù)應(yīng)用，2002(12):53-56.

［7］祁欣.檢測(cè)車輪表面缺陷超聲波探頭［J］.傳感器技術(shù)，1998(6):45-47.

［8］李景泉.劉繼.車輪踏面擦傷自動(dòng)檢測(cè)方法的研究和試驗(yàn).同濟(jì)大學(xué)學(xué)報(bào):自然科學(xué)版，2003，31(4):473-476.

［9］鄔紫珊.運(yùn)用客車輪對(duì)踏面擦傷故障分析.鐵道車輛，2002(2):43-44.

［10］陳秀玲，周欣.基于USB接口和FPGA控制的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì).微型電腦應(yīng)用，2003，19(12):23-26.