摘 要：根據(jù)某雷達(dá)系統(tǒng)對(duì)測(cè)量信號(hào)的快速傳輸要求，提出采用滑動(dòng)幀的處理方法并在FPGA中實(shí)現(xiàn)，克服了傳統(tǒng)幀處理難以滿足快速傳輸要求的不足。闡述了滑動(dòng)幀結(jié)構(gòu)的構(gòu)造思想，詳述了滑動(dòng)幀結(jié)構(gòu)的特點(diǎn)及具體功能模塊的實(shí)現(xiàn)。根據(jù)實(shí)際應(yīng)用需求構(gòu)造了滑動(dòng)幀結(jié)構(gòu)處理器，試驗(yàn)和應(yīng)用結(jié)果表明設(shè)計(jì)可行有效，能充分滿足實(shí)時(shí)數(shù)據(jù)傳輸?shù)囊蟆?/p>

關(guān)鍵詞：雷達(dá);時(shí)分復(fù)用;滑動(dòng)幀;FPGA;實(shí)時(shí)數(shù)據(jù)傳輸

中圖分類號(hào)：TN951 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004373X(2008)1502703

Glide Frame Method and Its Realization for Real-time Data Transmission

ZHU Yan，GAO Yong

(College of Electronics and Information Engineering，Sichuan University，Chengdu，610065，China)

Abstract：In this paper，a glide frame protocol controller is designed for actual measurement request of some radar system by Field Programmable Gate Array(FPGA)，and overcome the shortcoming that ordinary frame manipulation is difficult to meet real-time data transmission.The formation idea of glide frame structure is introduced，the character and the design of functional module are also describled detailedly.And the glide frame processor is made by actual application requirement.The results show the method is attractive for data transmission in real-time.

Keywords：radar;TDM;glide frame;FPGA;real-time data transmission

1 引 言

某雷達(dá)系統(tǒng)要求在發(fā)送/接收過程中，采取時(shí)分多路方式，在實(shí)現(xiàn)多個(gè)輔助信息復(fù)接傳輸?shù)耐瑫r(shí)，完成某信號(hào)的實(shí)時(shí)傳輸^［1］。而基于傳統(tǒng)時(shí)分多路復(fù)接幀的處理技術(shù)^［2］不能很好地滿足實(shí)時(shí)傳輸?shù)囊?，特別是當(dāng)信號(hào)的發(fā)送/接收實(shí)時(shí)性要求非常高時(shí)，顯得尤為突出。

針對(duì)工程應(yīng)用中的實(shí)際問題，經(jīng)過研究和實(shí)驗(yàn)，本文提出了滑動(dòng)幀處理方法?；瑒?dòng)幀處理是一種面向比特的時(shí)分多路復(fù)接同步通信協(xié)議處理技術(shù)^［2］，該技術(shù)可根據(jù)業(yè)務(wù)需求的變化，改變待傳輸數(shù)據(jù)在幀結(jié)構(gòu)中的起始位置，實(shí)時(shí)完成需快速傳輸數(shù)據(jù)的復(fù)接，從而能很好地支持不同業(yè)務(wù)的復(fù)接傳輸，滿足有關(guān)實(shí)時(shí)數(shù)據(jù)的要求?？紤]到現(xiàn)場(chǎng)可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)可以通過軟件反復(fù)編程使用^［3］，能夠兼顧速度和靈活性，可實(shí)時(shí)地對(duì)所構(gòu)造的幀結(jié)構(gòu)進(jìn)行預(yù)測(cè)和仿真。因此采用FPGA設(shè)計(jì)滑動(dòng)幀是一種可行的方法。下面將詳細(xì)介紹基于FPGA的滑動(dòng)幀結(jié)構(gòu)的設(shè)計(jì)思想及具體實(shí)現(xiàn)。

2 滑動(dòng)幀結(jié)構(gòu)的技術(shù)基礎(chǔ)

如圖1所示，傳統(tǒng)幀處理的思想在于，不同支路的數(shù)據(jù)信息是在各自定時(shí)信號(hào)的控制下交替地完成復(fù)接功能，接收下來的支路數(shù)據(jù)信息再按照支路時(shí)鐘進(jìn)行分接處理。即針對(duì)特定的數(shù)據(jù)信息，在傳統(tǒng)幀結(jié)構(gòu)中，需按照固定的時(shí)隙進(jìn)行復(fù)接發(fā)送和接收分接處理。

而采用滑動(dòng)幀結(jié)構(gòu)技術(shù)時(shí)的幀構(gòu)成與傳統(tǒng)的幀構(gòu)成是相似的，如圖2所示，在一幀內(nèi)要包含以下基本內(nèi)容：幀定位信號(hào)、數(shù)據(jù)或輔助信息位、標(biāo)志位。

而幀定位信號(hào)選用最佳的幀同步碼，依據(jù)其在一幀中的位置分布，可分為集中式幀定位信號(hào)（bunched frame alignment signal）和分散式幀定位信號(hào)（distributed frame alignment signal），詳細(xì)內(nèi)容可參考文獻(xiàn)［2］。考慮到需實(shí)時(shí)傳輸有關(guān)信號(hào)，經(jīng)分析比較，滑動(dòng)幀結(jié)構(gòu)采用分散式幀定位信號(hào)。

幀復(fù)接過程中，需完成多個(gè)不同支路信息的打包傳輸，傳統(tǒng)幀結(jié)構(gòu)常常對(duì)不同的支路數(shù)據(jù)信息分配了固定的傳輸時(shí)隙。而滑動(dòng)幀結(jié)構(gòu)突破了傳統(tǒng)的幀處理方法，需快速傳輸數(shù)據(jù)根據(jù)到達(dá)幀的起始位置開始傳輸，傳輸起點(diǎn)因數(shù)據(jù)到達(dá)的起始位置變化而變化，處于動(dòng)態(tài)滑動(dòng)中；同時(shí)，在快速傳輸相關(guān)數(shù)據(jù)的間隙，完成實(shí)時(shí)性要求不高的輔助信息的傳輸，這類數(shù)據(jù)在幀中傳輸?shù)臅r(shí)隙也不固定。

滑動(dòng)幀結(jié)構(gòu)的顯著特點(diǎn)在于增加了標(biāo)志位。由于幀通常需完成實(shí)時(shí)數(shù)據(jù)和非實(shí)時(shí)輔助信息兩類數(shù)據(jù)的發(fā)送傳輸，因此，在對(duì)標(biāo)志位字段值功能進(jìn)行定義時(shí)，要專門保留一個(gè)標(biāo)志位字段值，根據(jù)這個(gè)標(biāo)志位，對(duì)奇/偶幀的數(shù)據(jù)特性進(jìn)行定義，以便在實(shí)時(shí)復(fù)接傳輸有關(guān)數(shù)據(jù)的間隙，完成輔助信息的傳輸。同時(shí)，其他標(biāo)志位字段值隨實(shí)時(shí)傳輸數(shù)據(jù)在幀結(jié)構(gòu)中起始位置的變化而變化，標(biāo)志位字段值等同于實(shí)時(shí)傳輸數(shù)據(jù)在幀結(jié)構(gòu)中的起始位置，如果實(shí)時(shí)傳輸數(shù)據(jù)的起始位置和保留的標(biāo)志位字段值相同，延遲一個(gè)時(shí)鐘碼元再傳輸。

3 滑動(dòng)幀結(jié)構(gòu)的技術(shù)優(yōu)點(diǎn)

相比于傳統(tǒng)幀處理方法，滑動(dòng)幀技術(shù)具有下列優(yōu)點(diǎn)：

實(shí)時(shí)性 傳統(tǒng)幀處理由于采用固定時(shí)隙傳輸對(duì)應(yīng)支路信息，一旦當(dāng)前幀不能完成信息的有效傳輸，就需延遲到下一幀復(fù)接傳輸。而滑動(dòng)幀處理技術(shù)，克服了傳統(tǒng)幀處理方法的不足，實(shí)時(shí)地完成了有關(guān)信號(hào)的快速復(fù)接傳輸。

有效性 傳統(tǒng)幀結(jié)構(gòu)由于采用固定時(shí)隙傳輸不同支路信息，對(duì)速率相對(duì)較低的支路而言，時(shí)隙利用率低。而滑動(dòng)幀技術(shù)采用標(biāo)志位對(duì)數(shù)據(jù)信息進(jìn)行定位，高效支持不同速率信息的復(fù)接，時(shí)隙利用率高，可以充分節(jié)省頻帶資源，在衛(wèi)星通信中，還可降低地面站發(fā)送功率^［4］。

智能性 用戶可根據(jù)業(yè)務(wù)的變化而動(dòng)態(tài)改變支路業(yè)務(wù)的傳輸速率，同時(shí)設(shè)備可根據(jù)支路速率的變化而采取不同的工作速率，從而使用戶對(duì)信道具有很強(qiáng)的控制力，以有限的功能組件實(shí)現(xiàn)多種業(yè)務(wù)。

經(jīng)濟(jì)性 由于采用滑動(dòng)幀結(jié)構(gòu)技術(shù)，簡化了復(fù)分接功能的實(shí)現(xiàn)，降低了設(shè)備成本，使設(shè)備具有非常好的性價(jià)比。

4 基于FPGA的滑動(dòng)幀結(jié)構(gòu)實(shí)現(xiàn)方法

考慮到實(shí)際需求，在可編程器件FPGA(XC2S300E)^［5］內(nèi)設(shè)計(jì)滑動(dòng)幀處理器，在該器件內(nèi)可融合雷達(dá)系統(tǒng)的多種控制功能，可以在線編程、方便調(diào)試。

在FPGA內(nèi)實(shí)現(xiàn)滑動(dòng)幀功能采用的是“自頂向下”的設(shè)計(jì)方法，即根據(jù)要求的功能先設(shè)計(jì)出頂層的原理圖，該圖由若干個(gè)功能模塊組成。再把各個(gè)模塊細(xì)化為子模塊，各層的功能采用電路圖實(shí)現(xiàn)，也可用硬件描述語言實(shí)現(xiàn)。設(shè)計(jì)中主要采用電路圖實(shí)現(xiàn)各種功能，經(jīng)過綜合和優(yōu)化等過程，最終將程序下載到芯片中。

滑動(dòng)幀處理器的工作原理：滑動(dòng)幀處理器要復(fù)接需快速傳輸?shù)臄?shù)據(jù)和多種不同的輔助數(shù)據(jù)流。因此，為完成多種類數(shù)據(jù)的復(fù)接，需要對(duì)不同的數(shù)據(jù)進(jìn)行緩沖存儲(chǔ)。對(duì)需實(shí)時(shí)傳輸?shù)臄?shù)據(jù)，以并入串出的方式進(jìn)行鎖存，通過并/串轉(zhuǎn)換，將數(shù)據(jù)按照滑動(dòng)幀結(jié)構(gòu)及時(shí)地復(fù)接傳輸出去。對(duì)其他輔助信息，由于無快速傳輸要求，因此，可將輔助信息存入緩存區(qū)內(nèi)，在實(shí)時(shí)傳輸需快速傳輸信號(hào)的間隙傳輸輔助信息。

4.1 緩存區(qū)及端口控制

由于對(duì)實(shí)時(shí)傳輸信號(hào)的實(shí)時(shí)性要求非常高，因此，信號(hào)是由并入串出的鎖存器進(jìn)行緩存；而對(duì)其他輔助信息，為了平滑滑動(dòng)幀結(jié)構(gòu)與外圍邏輯單元之間的數(shù)據(jù)傳輸速率，采用異步FIFO作為兩者之間的接口。FIFO接收數(shù)據(jù)并由滑動(dòng)幀時(shí)鐘讀出數(shù)據(jù)進(jìn)行組幀輸出。考慮到實(shí)際需求及FPGA的自身特性，需采用和輔助信息種類個(gè)數(shù)相同的多個(gè)FIFO完成速率轉(zhuǎn)換和數(shù)據(jù)緩存功能。

FPGA內(nèi)的功能模塊如圖3所示。

4.2 滑動(dòng)幀結(jié)構(gòu)處理器

要將信號(hào)傳送出去，構(gòu)造周期循環(huán)的滑動(dòng)幀是必不可少的，滑動(dòng)幀結(jié)構(gòu)如圖4所示。

圖4 滑動(dòng)幀在FPGA中的實(shí)現(xiàn)圖4中，當(dāng)緩存器空，即無信號(hào)需復(fù)接時(shí)，滑動(dòng)幀按周期自循環(huán)。在此過程中，需實(shí)時(shí)傳輸信號(hào)的有無一直處于檢測(cè)過程中，一旦檢測(cè)到有效的實(shí)時(shí)傳輸信號(hào)，按照?qǐng)D2所示幀結(jié)構(gòu)，實(shí)時(shí)地將信號(hào)復(fù)接到滑動(dòng)幀結(jié)構(gòu)中。在復(fù)接時(shí)，按照實(shí)時(shí)傳輸信號(hào)在幀結(jié)構(gòu)中的起始傳送地址，在標(biāo)志位字段插入標(biāo)志位，以便接收端進(jìn)行檢測(cè)。如果在正傳輸輔助信息的過程中，有快速傳輸有關(guān)信號(hào)的要求，那么，需停止當(dāng)前輔助信息的傳輸，傳輸需快速傳輸?shù)男盘?hào)。當(dāng)前未傳輸完的輔助信息在不傳輸需快速傳輸信號(hào)的間隙重新傳輸。由滑動(dòng)幀結(jié)構(gòu)可以看出，在接收方，一旦檢測(cè)到有效標(biāo)志位，即可將移位寄存器的輸出端數(shù)據(jù)進(jìn)行鎖存，確保最快鎖存有效信號(hào)。

5 滑動(dòng)幀設(shè)計(jì)實(shí)例和綜合驗(yàn)證

根據(jù)某雷達(dá)測(cè)頻系統(tǒng)的實(shí)際需求，構(gòu)造滑動(dòng)分幀結(jié)構(gòu)如圖5所示。在該系統(tǒng)中，所有需復(fù)接傳輸數(shù)據(jù)的寬度為8 b，滑動(dòng)幀結(jié)構(gòu)構(gòu)造如下：采用12 b為周期的循環(huán)分幀結(jié)構(gòu)，采用分散式同步碼，標(biāo)志位為3 b。多個(gè)分幀組成一復(fù)幀結(jié)構(gòu)。

該系統(tǒng)除需快速傳輸某測(cè)量信號(hào)外，還需傳輸多種控制字等輔助信息。由滑動(dòng)幀結(jié)構(gòu)，當(dāng)標(biāo)志位1～3字段值為111時(shí)，當(dāng)前幀發(fā)送的信息為輔助信息標(biāo)志或輔助信息，標(biāo)志位字段值為其他值時(shí)傳輸某測(cè)量信號(hào)。

針對(duì)圖5所示滑動(dòng)幀，完成FPGA程序設(shè)計(jì)后，在加載之前先用ISE開發(fā)工具進(jìn)行邏輯綜合和時(shí)序仿真。由于各功能模塊之間多數(shù)信號(hào)相關(guān)，在各功能融合之前要對(duì)相關(guān)模塊之間設(shè)計(jì)嚴(yán)格的時(shí)序約束條件，同時(shí)對(duì)時(shí)序邏輯進(jìn)行優(yōu)化設(shè)計(jì)，保證滑動(dòng)幀處理器正確輸出穩(wěn)定的數(shù)據(jù)流。

為驗(yàn)證滑動(dòng)幀處理器的設(shè)計(jì)正確性，按照要求，以最頻繁的速率模擬復(fù)接發(fā)送某測(cè)量信號(hào)，程序加載到FPGA后，由示波器觀測(cè)到的滑動(dòng)幀處理后的發(fā)送/接收波形如圖6所示，從上往下依次為發(fā)送信號(hào)使能，發(fā)送信號(hào)碼字；接收信號(hào)使能，接收信號(hào)碼字。由圖可以看出，采用滑動(dòng)幀處理器，能保證在下一組信號(hào)發(fā)送之前，及時(shí)地完成上一組信號(hào)的發(fā)送/接收處理，充分滿足了實(shí)時(shí)傳輸?shù)男枨蟆?/p>

6 結(jié) 語

本文提出的滑動(dòng)幀處理器，彌補(bǔ)了傳統(tǒng)幀處理方法的缺陷，能很好地承載某信號(hào)的實(shí)時(shí)傳輸要求，同時(shí)能準(zhǔn)確承載其他輔助信息的傳送，充分滿足了系統(tǒng)快速獲取有關(guān)信號(hào)的要求。

在FPGA中設(shè)計(jì)實(shí)現(xiàn)滑動(dòng)幀處理器，設(shè)計(jì)簡潔靈活、性能可靠，而且可根據(jù)實(shí)際要求與FPGA內(nèi)的多種設(shè)計(jì)功能進(jìn)行融合，提高了設(shè)備的集成度，系統(tǒng)有效性得到了極大提高。通過實(shí)際工程的應(yīng)用證明了設(shè)計(jì)可靠有效，取得了良好的社會(huì)效益。

參 考 文 獻(xiàn)

［1］弋穩(wěn).雷達(dá)接收機(jī)技術(shù)［M］.北京：電子工業(yè)出版社，2005.

［2］孫玉.數(shù)字復(fù)接技術(shù)［M］.北京：人民郵電出版社，1991.

［3］求是科技.CPLD/FPGA應(yīng)用開發(fā)技術(shù)與工程實(shí)踐［M］.北京：人民郵電出版社，2005.

［4］倪養(yǎng)華，王重瑋.數(shù)字信號(hào)處理：原理與實(shí)現(xiàn)［M］.上海：上海交通大學(xué)出版社，1998.

［5］趙曙光，郭萬有，楊頌華.可編程邏輯器件原理、開發(fā)與應(yīng)用［M］.西安：西安電子科技大學(xué)出版社，2001.

［6］張鳳蕊，郭俊杰.基于DSP電子參數(shù)測(cè)試系統(tǒng)的研究［J］.現(xiàn)代電子技術(shù)，2006，29（20）：156-159.

作者簡介 朱 彥 男，1974年出生，碩士研究生。研究方向?yàn)橐苿?dòng)通信。

高 勇 男，1969年出生，博士，副教授，中國電子學(xué)會(huì)高級(jí)會(huì)員，中國通信學(xué)會(huì)高級(jí)會(huì)員，四川省電子學(xué)會(huì)電子戰(zhàn)專業(yè)委員會(huì)副主任委員，已在國內(nèi)重要核心學(xué)術(shù)刊物、重要國際和國內(nèi)學(xué)術(shù)會(huì)議上發(fā)表學(xué)術(shù)論文16篇(第一作者)。申請(qǐng)中國發(fā)明專利4項(xiàng)，已獲發(fā)明專利授權(quán)1項(xiàng)、實(shí)用新型授權(quán)2項(xiàng)。研究興趣為陣列信號(hào)處理、軟件無線電、通信抗干擾技術(shù)、實(shí)時(shí)信號(hào)處理、嵌入式系統(tǒng)開發(fā)等。