摘 要：紅外焦平面陣列響應(yīng)率的非均勻性是制約紅外成像質(zhì)量的主要因素?？紤]實(shí)時(shí)處理的需要，基于溫度定標(biāo)兩點(diǎn)校正法，進(jìn)行ASIC設(shè)計(jì)。在闡述芯片結(jié)構(gòu)基礎(chǔ)上介紹各種模式功能。ASIC設(shè)計(jì)具有實(shí)時(shí)性好、體積小、性?xún)r(jià)比高的優(yōu)點(diǎn)，適用于紅外成像系統(tǒng)進(jìn)行高速實(shí)時(shí)處理。最后給出在具有自主知識(shí)產(chǎn)權(quán)SoC芯片Garifield4上的算法驗(yàn)證結(jié)果。

關(guān)鍵詞：紅外焦平面陣列；非均勻性校正；ASIC；兩點(diǎn)法

中圖分類(lèi)號(hào)：TP274 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004-373X(2008)02-142-03

Design of IRFPA Nonuniformity Correction Algorithm Using ASIC

DU Honghua，ZHANG Meng，XIAO Peng

(National ASIC System Research Center，Southeast University，Nanjing，210096，China)[HJ1*3][HJ]

[HJ*2]Abstract：The key quality point which effect IR image is nonunifomity of Infrared Focal Plane Array(IRFPA).Here think about the requirement of real-time，to make Application Specific Integrated Circuit(ASIC) based on two-point nonuniform correction algorithm.This article introduces chip′s structure and mode′s functions.ASIC design has advantages of good real-time，small size and high quality with low cost.It is suit for processing image at high speed real-time in IR imaging system.The algorithm has been verified at Garifield4 which is designed by national ASIC system research center of Southeast University.

Keywords：IRFPA;non-uniformity correction;ASIC;two-point method

1 引 言

紅外焦平面陣列(IRFPA)探測(cè)元具有敏感度高、探測(cè)能力強(qiáng)等優(yōu)點(diǎn)，用他構(gòu)成的成像系統(tǒng)具有結(jié)構(gòu)簡(jiǎn)單、可靠性高以及系統(tǒng)工作幀頻較高。IRFPA各陣列元響應(yīng)率的非均勻性，讀出電路自身及讀出電路與探測(cè)器偶合的非均勻性和暗電流的非均勻性等因素統(tǒng)稱(chēng)為IRFPA的非均勻性［1，2］。其極大地影響紅外成像系統(tǒng)的圖像質(zhì)量，成為IRFPA應(yīng)用的瓶頸，所以必須對(duì)IRFPA的探測(cè)信號(hào)進(jìn)行校正。

根據(jù)獲得非均勻性校正參數(shù)原理的不同，可將非均勻性校正算法分為基于溫度定標(biāo)的方法和基于場(chǎng)景的方法?；跍囟榷?biāo)法采用簡(jiǎn)化的數(shù)學(xué)模型，包括兩點(diǎn)法和多點(diǎn)法，其中兩點(diǎn)法是研究較早的一種算法，由于其數(shù)學(xué)模型相對(duì)簡(jiǎn)單，易于硬件實(shí)現(xiàn)，其成為紅外成像系統(tǒng)中應(yīng)用較廣泛的一種校正方法［3］。本文考慮到實(shí)時(shí)處理的需要，基于溫度定標(biāo)兩點(diǎn)校正法，進(jìn)行ASIC設(shè)計(jì)。

2 溫度定標(biāo)兩點(diǎn)法的基本原理

在前述的影響IRFPA的非均勻性的因數(shù)中，假設(shè)：

(1) 在感興趣的范圍內(nèi)各陣列元的響應(yīng)是線性的；

(2) 各陣列元的響應(yīng)率在時(shí)間上穩(wěn)定；

(3) 其他噪聲如暗電流等的影響較小。

基于溫度定標(biāo)兩點(diǎn)校正法的硬件實(shí)現(xiàn)通常包括乘加運(yùn)算單元和校正系數(shù)存儲(chǔ)和讀取單元。結(jié)構(gòu)相對(duì)簡(jiǎn)單，易于ASIC設(shè)計(jì)，是當(dāng)前系統(tǒng)實(shí)現(xiàn)的主流算法。

3 基于溫度定標(biāo)兩點(diǎn)法的ASIC設(shè)計(jì)

根據(jù)溫度定標(biāo)兩點(diǎn)校正法進(jìn)行高速乘加運(yùn)算的特點(diǎn)，需要預(yù)先對(duì)校正系數(shù)進(jìn)行存儲(chǔ)同時(shí)保證校正系數(shù)非易失性。而校正系數(shù)讀取速率是整個(gè)芯片工作頻率瓶頸，因此采用NORFLASH和SRAM的雙存儲(chǔ)器結(jié)構(gòu)，將校正系數(shù)保存在NORFLASH中，上電復(fù)位處于工作模式時(shí)通過(guò)內(nèi)部控制單元將NORFLASH中數(shù)據(jù)搬運(yùn)到SRAM中，由于目前SRAM數(shù)據(jù)存取時(shí)間都小于10 ns［7］，可以很好地滿足需求。

3.1 ASIC設(shè)計(jì)的結(jié)構(gòu)

本設(shè)計(jì)分為數(shù)據(jù)通路、運(yùn)算執(zhí)行和控制3大模塊，分別完成校正系數(shù)載入及存儲(chǔ)、兩點(diǎn)校正法的乘加運(yùn)算和數(shù)據(jù)載入、搬運(yùn)、讀取、輸出處理的控制。結(jié)構(gòu)的框圖如圖2所示。

3.1.1 數(shù)據(jù)通路模塊

數(shù)據(jù)通路模塊由通用串口通訊模塊(UART)、外部存儲(chǔ)器接口(EMI)組成，增益校正系數(shù)和偏移量校正系數(shù)可通過(guò)UART，EMI儲(chǔ)存在外部NORFLASH中。

UART模塊用來(lái)與PC串口進(jìn)行通訊，支持RS 232協(xié)議標(biāo)準(zhǔn)非歸零的編碼格式，標(biāo)準(zhǔn)的九針串口。校正系數(shù)可以通過(guò)PC的軟件界面進(jìn)行載入。考慮到電路的專(zhuān)用性及穩(wěn)定性，固定模塊的波特率和每次傳送字符的個(gè)數(shù)，分別為57 600 b/s和8個(gè)字符。UART模塊主要包括接收模塊和發(fā)送模塊，分別含有16級(jí)深度的FIFO用于數(shù)據(jù)緩存。此外還包括中斷產(chǎn)生模塊，當(dāng)數(shù)據(jù)傳輸出錯(cuò)以及FIFO的空、滿狀態(tài)產(chǎn)生中斷信號(hào)通知發(fā)送模塊和接收模塊停止傳送或接收數(shù)據(jù)。

EMI模塊是控制單元對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)和讀取的接口。本設(shè)計(jì)的EMI支持SRAM和NORFLASH的讀寫(xiě)?？紤]到2種存儲(chǔ)器具有基本相同的讀寫(xiě)時(shí)序，且不會(huì)同時(shí)占用讀寫(xiě)數(shù)據(jù)通道，故僅用一個(gè)SRAM接口接管2片存儲(chǔ)器的讀寫(xiě)操作。圖3為SRAM的讀寫(xiě)時(shí)序圖。

根據(jù)SRAM讀寫(xiě)時(shí)序的特點(diǎn)，設(shè)計(jì)的EMI模塊主狀態(tài)機(jī)如圖4所示，分為讀和寫(xiě)2個(gè)狀態(tài)組。以讀狀態(tài)組為例，分為READ-S，READ-CS，READ，READ-HOE，READ-H5個(gè)狀態(tài)，分別表示位屏蔽信號(hào)DQM有效、DQM和片選信號(hào)CS都有效、DQM和CS及輸出使能信號(hào)OE都有效(此時(shí)執(zhí)行讀的動(dòng)作)、OE信號(hào)無(wú)效但DQM和CS有效、OE和CS均無(wú)效但DQM有效。由于圖4中的cs-wait，oe-wait，oe-en等時(shí)間長(zhǎng)度的可配的，也就是說(shuō)在需要時(shí)可以直接由IDLE狀態(tài)跳到READ狀態(tài)。故狀態(tài)圖如圖4所示。

NORFLASH編程(寫(xiě)入數(shù)據(jù) )通常需要4個(gè)周期，包括2個(gè)解鎖寫(xiě)周期、1個(gè)編程建立周期和1個(gè)寫(xiě)入數(shù)據(jù)周期。在前3個(gè)周期中都需要對(duì)特定的地址寫(xiě)入特定的數(shù)據(jù)，目前各家廠商在地址和數(shù)據(jù)的定義上各不相同。所以在對(duì)NORFLASH進(jìn)行編程操作時(shí)采用軟件的方法實(shí)現(xiàn)。

3.1.2 運(yùn)算執(zhí)行模塊 

運(yùn)算執(zhí)行模塊由1個(gè)12位定點(diǎn)乘法器和1個(gè)20位加法器組成，采用流水線設(shè)計(jì)，可在一個(gè)周期內(nèi)完成校正計(jì)算，并校正后的數(shù)據(jù)的有效位進(jìn)行截取。

3.1.3 控制模塊

主控單元給數(shù)據(jù)通路模塊和運(yùn)算執(zhí)行模塊提供控制信號(hào)，由狀態(tài)機(jī)實(shí)現(xiàn)，具體流程如圖5所示。

為管理系數(shù)載入和校正運(yùn)算，這里設(shè)置調(diào)試和工作2種模式。當(dāng)芯片上電復(fù)位后，主控模塊自動(dòng)檢測(cè)控制模式，在調(diào)試模式下載入校正系數(shù)，在工作模式下將NORFLASH中12位增益校正系數(shù)和12位偏移校正系數(shù)拼接成24位寫(xiě)入SRAM的相應(yīng)地址。同時(shí)主控單元根據(jù)顯示設(shè)備的要求對(duì)校正結(jié)果進(jìn)行處理。

3.2 實(shí)驗(yàn)結(jié)果及本設(shè)計(jì)特點(diǎn)

在具有自主知識(shí)產(chǎn)權(quán)的SoC芯片Garfield4上進(jìn)行算法實(shí)驗(yàn)，其結(jié)果如圖6所示。圖6(a)為校正前圖像，圖6(b)為校正后圖像。測(cè)試結(jié)果表明此算法可以滿足設(shè)計(jì)要求。

本設(shè)計(jì)主要特點(diǎn)如下：

(1) 運(yùn)算速度快，實(shí)時(shí)性強(qiáng)。采用雙存儲(chǔ)器結(jié)構(gòu)和內(nèi)部流水線技術(shù)使得在處理320×240象素圖像時(shí)達(dá)到120 f/s的速率。

(2) 體積小、可靠性高、性?xún)r(jià)比高。由單個(gè)芯片完成校正運(yùn)算及數(shù)據(jù)處理，具有良好的可靠性，與采用DSP或FPGA實(shí)現(xiàn)的方案相比在量產(chǎn)時(shí)具有很強(qiáng)的價(jià)格優(yōu)勢(shì)。

(3) 具有較強(qiáng)的靈活性，支持可編程功能。

4 結(jié) 語(yǔ)

本文提出一種基于溫度定標(biāo)兩點(diǎn)法的ASIC設(shè)計(jì)，介紹該設(shè)計(jì)的內(nèi)部結(jié)構(gòu)以及所支持的雙存儲(chǔ)器策略，并給出其在自主設(shè)計(jì)的SoC芯片Garifield4上算法的實(shí)驗(yàn)結(jié)果。

參 考 文 獻(xiàn)

［1］周慧鑫，程玉寶，劉上乾，等.紅外焦平面陣列器件非均勻性分析[J].光電器件，2003，24(6):406-408.

［2］周慧鑫，王炳健，劉上乾，等.紅外焦平面器件非均勻性校正數(shù)字實(shí)現(xiàn)[J].系統(tǒng)工程與電子技術(shù)，2004，26(1):130-132.

［3］孔令彬，易新建.王典洪，等.利用FPGA實(shí)現(xiàn)紅外焦平面陣列實(shí)時(shí)非均勻性校正[J].光電工程，2002，29(6):39-42.

［4］沈曉燕，皮德富，趙琦.紅外焦平面陣列兩點(diǎn)線性校正法的研究[J].光電子技術(shù)，2002，22(3):164-167.

［5］閆文成，沈曉燕，皮德富.FPGA實(shí)現(xiàn)紅外焦平面的非均勻性校正[J].光電子技術(shù)，2003，23(2):117-120.

［6］王炳健，劉上乾，程玉寶.基于FPGA的紅外焦平面實(shí)時(shí)圖像處理系統(tǒng)[J].紅外與激光工程，2006，35(6):655-658.

［7］Ashok K.Sharma.先進(jìn)半導(dǎo)體存儲(chǔ)器結(jié)構(gòu)、設(shè)計(jì)與應(yīng)用[M].曾瑩，譯.北京:電子工業(yè)出版社，2005.

［8］劉會(huì)通，馬紅偉.紅外焦平面非均勻性校正若干方案的設(shè)計(jì)與分析[J].激光與紅外，2003，33(4):277-279.

［9］劉宇，吳志明，蔣亞?wèn)|.非制冷紅外探測(cè)器非均勻性的校正方法[J].傳感器技術(shù)，2004，23(5):59-62.

［10］Bhasker J.Verilog HDL綜合實(shí)用教程[M].孫海平，譯.北京:清華大學(xué)出版社，2004.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。