摘 要：對FFT處理器的實(shí)現(xiàn)算法-頻域抽取基4算法做了介紹。介紹一種以FPGA作為設(shè)計(jì)載體，設(shè)計(jì)和實(shí)現(xiàn)一套集成于FPGA內(nèi)部的FFT處理器的方法和設(shè)計(jì)過程。FFT處理器的硬件試驗(yàn)結(jié)果表明該處理器的運(yùn)算結(jié)果正確，并且具有較高運(yùn)算速度。該方法具有設(shè)計(jì)簡單靈活，體積小等優(yōu)點(diǎn)，可用于雷達(dá)處理、高速圖像處理和數(shù)字通信等應(yīng)用場合。

關(guān)鍵詞：FFT；FPGA；基4算法，硬件實(shí)驗(yàn)結(jié)果

中圖分類號：TP368.1 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號：1004-373X(2008)02-074-03

Design and Realization of FFT Processor Based on FPGA

HU Qiming，CAO Naochang，LIU Dongbin

(Engineering College，Air Force Engineering University，Xi′an，710038，China)

Abstract：The paper firstly introduces the arithmetic of FFT processor-Radix-4，and introduces the method and process of design and realizes a FFT processor，which is integrated in FPGA chip，regarding FPGA as design carrier.The result of hardware test of FFT processor shows that the processor works well and has high speed.The design has the advantages of simple ness，agility and small bulk.It can be used in many application situations，such as radar signals process，high speed image process and digital communication.

Keywords：FFT;FPGA;radix-4;algorithm;hardware experiment result

數(shù)字信號處理領(lǐng)域中FFT作為時(shí)域和頻域轉(zhuǎn)換的基本運(yùn)算，是數(shù)字譜分析的必要前提。因FFT的超級運(yùn)算能力，使其在雷達(dá)處理、觀測、跟蹤、定時(shí)定位處理、高速圖像處理、保密無線通訊和數(shù)字通信、匹配濾波等領(lǐng)域中得到極為廣泛地應(yīng)用。

近年來由于現(xiàn)場可編程門陣列(Field Programmable Gate Array，F(xiàn)PGA)的飛速發(fā)展，他能夠進(jìn)行并行信號處理，容易實(shí)現(xiàn)流水線結(jié)構(gòu)，且升級簡便，非常適合實(shí)現(xiàn)FFT算法［1，2］。一些FPGA廠商，如Altera公司和XILINX公司，都研制了相應(yīng)的FFT IP核。但這些器件價(jià)格十分昂貴，不能得到廣泛應(yīng)用。因此，自主研發(fā)基于FPGA芯片的FFT處理器，把FFT實(shí)時(shí)化的要求和FPGA芯片設(shè)計(jì)靈活性結(jié)合起來，實(shí)現(xiàn)并行算法與硬件結(jié)構(gòu)的優(yōu)化配置，提高 FFT 處理速度，滿足現(xiàn)代信號處理的高速度、高可靠性要求，已經(jīng)成為了當(dāng)今數(shù)字信號處理的一個(gè)研究點(diǎn)。本文正是適應(yīng)這種趨勢，采用頻率抽取基4算法，設(shè)計(jì)并實(shí)現(xiàn)了一個(gè)集成于FPGA內(nèi)部的FFT處理器。相對于傳統(tǒng)的設(shè)計(jì)方法，應(yīng)用FPGA作為算法實(shí)現(xiàn)的載體，使得FFT處理器除了具有算法實(shí)現(xiàn)準(zhǔn)確性高和設(shè)備的穩(wěn)定性強(qiáng)等特點(diǎn)外，更有系統(tǒng)集成度高、簡單靈活、體積小、易于升級擴(kuò)展和成本低廉等優(yōu)點(diǎn)。

1 FFT的基本原理

對一維時(shí)域信號進(jìn)行傅里葉變換，設(shè)xn是長為N的復(fù)序列，其DFT定義為：

由式(5)中可以注意到一些便于硬件實(shí)現(xiàn)的特點(diǎn)：如可以用分組加A+CW2P，BWP+DW3P，A-CW2P，BWP-DW3P，然后再進(jìn)行2次相加等特點(diǎn)。

3 FFT的整體結(jié)構(gòu)

在對頻率抽樣基4的算法進(jìn)行介紹后，提出本文設(shè)計(jì)的FFT處理器的整體結(jié)構(gòu)。本設(shè)計(jì)應(yīng)用級聯(lián)結(jié)構(gòu)，每一級都使用1個(gè)獨(dú)立的蝶型運(yùn)算單元來加以運(yùn)算。即：第1個(gè)蝶型運(yùn)算單元計(jì)算第1列4只蝶型，第2個(gè)單元計(jì)算第2列。在實(shí)現(xiàn)過程中應(yīng)用Verilog HDL作為系統(tǒng)設(shè)計(jì)的實(shí)體輸入方式，設(shè)計(jì)了1個(gè)集成于FPGA芯片內(nèi)部的使用基4算法1 024點(diǎn)32位(16位實(shí)數(shù)，16位虛數(shù))的 FFT 計(jì)算單元，如圖1所示。

從圖1中可以看出，該FFT處理器采用5級流水線結(jié)構(gòu)，RAM采用乒乓操作。每組RAM都由地址發(fā)生器進(jìn)行控制，整個(gè)運(yùn)算單元又接收狀態(tài)發(fā)生器的控制。

4 蝶形單元結(jié)構(gòu)

FFT的核心操作是蝶型運(yùn)算，蝶型運(yùn)算的速度直接影響著整個(gè)FFT處理器的速度，本文的蝶形單元的結(jié)構(gòu)如圖2所示。

由圖2可以看出，蝶形運(yùn)算包括復(fù)數(shù)乘法和加法2個(gè)部分，加法實(shí)現(xiàn)較為容易，因此只有提高復(fù)數(shù)乘法的運(yùn)算速度才能加快蝶形單元的處理速度。鑒于復(fù)數(shù)乘法硬件實(shí)現(xiàn)較困難，計(jì)算速度慢。因此本設(shè)計(jì)采用CORDIC(坐標(biāo)旋轉(zhuǎn)數(shù)字計(jì)算機(jī))算法來實(shí)現(xiàn)復(fù)數(shù)的乘法運(yùn)算。CORDIC算法不但能夠?qū)?fù)數(shù)乘法轉(zhuǎn)化為硬件易于實(shí)現(xiàn)的加減和移位運(yùn)算，而且根據(jù)他的迭代原理，CORDIC單元可以用流水線結(jié)構(gòu)進(jìn)行表示，可以使向量旋轉(zhuǎn)并行處理，大大地加快了蝶型運(yùn)算的速度［3］。

4.1 復(fù)數(shù)乘法單元

復(fù)數(shù)乘法單元，簡稱復(fù)乘單元，是FFT算法實(shí)現(xiàn)過程用來完成復(fù)數(shù)乘法的單元模塊。在本設(shè)計(jì)中，應(yīng)用復(fù)乘單元計(jì)算出基4算法式(5)中的A，BWP，CW2P，DW3P。

如蝶形單元結(jié)構(gòu)圖所示，按照基4算法的信號處理流程，由于第一級運(yùn)算只有一個(gè)旋轉(zhuǎn)因子W0，相當(dāng)于將B，C，D都乘以1，因此第一級運(yùn)算是不需要復(fù)數(shù)乘法單元的。

復(fù)乘單元CORDIC算法流水線形式如圖3所示。

4.2 后續(xù)單元的設(shè)計(jì)

后續(xù)單元的主要作用就是將復(fù)乘單元的運(yùn)算輸出結(jié)果A，BWP，CW2P，DW3P依次輸入到數(shù)據(jù)緩沖器中進(jìn)行數(shù)據(jù)同步，然后對應(yīng)式(5)進(jìn)行復(fù)數(shù)加法運(yùn)算，得出最終結(jié)果。由于4個(gè)復(fù)乘結(jié)果A，BWP，CW2P，DW3P是依次從 CORDIC 復(fù)乘單元中讀出的，所以必須應(yīng)用數(shù)據(jù)緩沖器進(jìn)行數(shù)據(jù)同步處理，保證4個(gè)復(fù)乘結(jié)果同時(shí)輸入到復(fù)數(shù)加法單元。

5 地址和狀態(tài)發(fā)生器

FFT處理器控制部分主要由地址、狀態(tài)發(fā)生器組成。地址發(fā)生器主要是產(chǎn)生FFT運(yùn)算過程中用到ROM、RAM的存取地址；狀態(tài)發(fā)生器是整個(gè) FFT 處理器的控制中心，他主要功能如下：

(1) 使能或禁止FFT處理器工作；

(2) 使能或禁止各級存儲(chǔ)模塊工作；

(3) 使能或禁止各級地址發(fā)生器，數(shù)據(jù)分配器工作；

(4) 將FFT復(fù)位，將各級存儲(chǔ)器清零。

在設(shè)計(jì)好FFT處理器的各個(gè)部分后，應(yīng)用Actel公司開發(fā)的新一款的ILGOOe系列FPGA-AGLE600。他除了具有其他同類產(chǎn)品的基本性能外，更突出的特點(diǎn)是其采用FLASH*Freeze技術(shù)，加上其具有低靜態(tài)、動(dòng)態(tài)功耗，使得此款產(chǎn)品具有其他產(chǎn)品無法比擬的超低功耗性能。設(shè)計(jì)過程中將FFT處理器的各個(gè)部分分別設(shè)計(jì)輸入，將整個(gè)FFT處理器燒錄到AGLE600芯片內(nèi)，并對FPGA管腳資源進(jìn)行了配置，最終實(shí)現(xiàn)在1片F(xiàn)PGA芯片內(nèi)部集成了一套FFT處理器系統(tǒng)。

6 硬件試驗(yàn)

由FFT的運(yùn)算公式可知，方波經(jīng)過FFT后應(yīng)為Sa(ω)。圖4所示是由FFT處理器對一個(gè)數(shù)據(jù)總長度為512點(diǎn)、脈沖寬度為20點(diǎn)方波進(jìn)行FFT運(yùn)算，并求模歸一化后的結(jié)果。

7 結(jié) 語

本文介紹FFT處理器的實(shí)現(xiàn)算法，提出一種以FPGA芯片為載體實(shí)現(xiàn)FFT處理器的方法，并對處理器的蝶形單元、后續(xù)單元和控制單元做了相關(guān)介紹。硬件試驗(yàn)的結(jié)果表明，設(shè)計(jì)的FFT處理器的運(yùn)算結(jié)果滿足要求，且具有較高的運(yùn)算速度。

參 考 文 獻(xiàn)

［1］李鐸，黃益莊.應(yīng)用 FPGA 技術(shù)實(shí)現(xiàn)FFT［J］.電子產(chǎn)品世界，2000(8):58-58.

［2］植強(qiáng).一種基于FPGA的FFT陣列處理器［J］.電子對抗技術(shù)，2002，7(6):36-39.

［3］Banerjee Ayan，Sundar Dhar，Anindya.FPGA Realization of a CORDIC-based FFT Processor for Biomedical Signal Processing［J］.Microprocessors and Microsystems，2001，25(3):131-142.

［4］胡廣書.數(shù)字信號處理理論、算法與實(shí)現(xiàn)［M］.北京:清華大學(xué)出版社，1997.

［5］丁玉美，高西全.數(shù)字信號處理［M］.2版.西安:西安電子科技大學(xué)出版社，2000.

［6］杜慧敏，李宥謀，趙全良.基于Verilog的FPGA設(shè)計(jì)基礎(chǔ)\\[M\\].西安:西安電子科技大學(xué)出版社，2006.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文。