摘 要：設(shè)計(jì)了一種適合射頻電子標(biāo)簽的高精度時(shí)鐘產(chǎn)生電路，在分析影響輸出頻率穩(wěn)定性各因素的基礎(chǔ)上，針對(duì)標(biāo)簽電路低功耗寬工作環(huán)境的要求，提出一種全CMOS結(jié)構(gòu)帶隙基準(zhǔn)做偏置的電流受限型環(huán)形振蕩器。全MOS自偏置PTAT遷移率和閾值電壓互補(bǔ)償帶隙基準(zhǔn)源的設(shè)計(jì)，使時(shí)鐘電路受電源電壓和溫度的影響極小。全電路采用TSMC 0.18 μm CMOS工藝實(shí)現(xiàn)。HSpice仿真結(jié)果表明：電源電壓為1.2~2 V，溫度從-10~+70 ℃變化時(shí)，帶隙基準(zhǔn)溫度系數(shù)和電源電壓抑制比分別為12 ppm/℃和59 dB，時(shí)鐘穩(wěn)定度在±2.5%以內(nèi)，電路平均功耗僅為4 μw。

關(guān)鍵詞：時(shí)鐘產(chǎn)生電路；環(huán)形振蕩器；PTAT帶隙基準(zhǔn)；低功耗

中圖分類號(hào)：TN710 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004-373X(2008)02-054-04

A Low Power High Precision Clock Generator for RFID Tag

SHEN Shaowu，CHENG Shiyi，XU Binfu

(College of Physics Science and Technology，Wuhan University，Wuhan，430072，China)

Abstract：A high precision CMOS clock generator for UHF RFID tag is described for the requirement of low power and wide work environment.Based on analysis of the factors which affect the output frequency stability，an improved all-CMOS current-starved ring oscillator with a bandgap reference as bias is proposed in paper.Mutual compensation of mobility and threshold voltage effects is used in the all-MOS self PTAT bandgap reference makes frequency varies a little with power supply voltage and temperature.The circuit is implemented in a standard TSMC 0.18 μm CMOS process.Simulation results using HSpice show that PSRR and temperature coefficient of bandgap reference is 59 dB and 12 ppm/℃.The standard output frequency of the clock generator is 320 kHz，the frequency stability is within ±2.5%.when temperature ranging from -10 ℃ to 70 ℃ and supply voltage from 1.2~2 V.The average power dissipation is 4μw.

Keywords：clock generator；ring oscillator;PTAT bandgap reference；low power

1 引 言

射頻識(shí)別技術(shù)是一種基本電磁波原理的無(wú)線識(shí)別技術(shù)，他的基本原理是利用射頻信號(hào)和空間耦合傳輸特性，實(shí)現(xiàn)對(duì)被識(shí)別目標(biāo)的自動(dòng)識(shí)別。射頻識(shí)別系統(tǒng)包括電子標(biāo)簽和閱讀器兩部分，每一部分都有工作的時(shí)鐘產(chǎn)生電路。標(biāo)簽中的時(shí)鐘電路是為數(shù)字模塊和E2PROM存儲(chǔ)模塊提供基準(zhǔn)時(shí)鐘。低高頻工作的電子標(biāo)簽由于頻率較低一般可以直接從載波信號(hào)中恢復(fù)出時(shí)鐘信號(hào)，而超高頻標(biāo)簽由于頻率過(guò)高很難直接恢復(fù)，所以需要在片內(nèi)設(shè)計(jì)獨(dú)立的時(shí)鐘電路。

本文設(shè)計(jì)的是一種適用于超高頻電子標(biāo)簽片內(nèi)低功耗高精度時(shí)鐘電路，他采用全MOS帶隙作偏置，時(shí)鐘調(diào)節(jié)也采用無(wú)電阻和電容方案，解決了傳統(tǒng)時(shí)鐘電路受電源和溫度變化波動(dòng)大的問(wèn)題，有利于芯片集成并縮小版圖面積。

2 標(biāo)簽時(shí)鐘產(chǎn)生電路技術(shù)要求

由于電子標(biāo)簽是一個(gè)高集成度低功耗芯片，工作于寬電源電壓及溫度環(huán)境下，時(shí)鐘精度穩(wěn)定度高，所以片內(nèi)時(shí)鐘產(chǎn)生電路設(shè)計(jì)有如下特殊要求：

（1） 輸出時(shí)鐘頻率恒定，EPC Class-1 Generation-2 標(biāo)準(zhǔn)標(biāo)簽工作時(shí)鐘頻率典型值為320 kHz，輸出時(shí)鐘為占空比45%～55%的方波信號(hào)\\[1\\];

（2） 時(shí)鐘頻率對(duì)電源電壓和溫度變化的適應(yīng)性強(qiáng)，輸出時(shí)鐘穩(wěn)定度為±10%，最大偏差±15%;

（3） 工作電壓和功耗低，版圖面積小集成性強(qiáng)，工藝簡(jiǎn)單、制造本低;

（4） 時(shí)鐘啟動(dòng)時(shí)間快，周期穩(wěn)定性好，時(shí)鐘抖動(dòng)小，適合短時(shí)間內(nèi)多次啟動(dòng)。

3 時(shí)鐘產(chǎn)生電路基本原理

3.1 振蕩器電路原理

時(shí)鐘信號(hào)是由振蕩器產(chǎn)生一定頻率和幅度及占空比的振蕩波形經(jīng)整形放大后的方波信號(hào)。 

RC振蕩器受電源電壓波動(dòng)影響比較大，且由于電阻電容的存在，占用版圖面積大，張弛振蕩器由于引入電容進(jìn)行充放電，功耗比較大\\[2\\]。由于環(huán)形振蕩器可以采用純數(shù)字CMOS工藝實(shí)現(xiàn)，不需要電感元件，能節(jié)省大量的芯片面積，且代價(jià)低、結(jié)構(gòu)簡(jiǎn)化、便于集成，所以在此用CMOS環(huán)形振蕩器作為射頻標(biāo)簽的時(shí)鐘主體電路。傳統(tǒng)的環(huán)形振蕩器是由多個(gè)相同的延遲單元組成的頻率可選擇的反饋環(huán)路，環(huán)路傳輸函數(shù)僅在某一個(gè)頻率上滿足Barkhausen判據(jù)：|T(w)|≥1且∠T(w)=360°，即環(huán)路增益相移為360°處，環(huán)路增益的幅度不小于1，這是一個(gè)反饋系統(tǒng)能起振的基本條件；對(duì)于單端延遲單元，數(shù)目應(yīng)為不少于3的奇數(shù)，才能滿足上述條件。

對(duì)于基于振蕩器的時(shí)鐘電路，相位噪聲和抖動(dòng)是衡量電路噪聲性能的重要參數(shù)，前者是在頻率域衡量其頻譜純度；后者是在時(shí)間域衡量振蕩信號(hào)過(guò)零點(diǎn)的時(shí)間不確定性，當(dāng)振蕩器作時(shí)鐘發(fā)生器時(shí)，一般用抖動(dòng)來(lái)描述電路的噪聲性能。影響時(shí)鐘抖動(dòng)的因素如下：

（1）振蕩幅度

由Razavi模型和Hajimiri模型分析可知\\[3\\]，其他參數(shù)不變的情況下，提高振蕩信號(hào)幅度和諧振回路品質(zhì)因子可以提高振蕩器的相位噪聲。所以振蕩電路末端設(shè)計(jì)增幅電路來(lái)實(shí)現(xiàn)振蕩信號(hào)的全幅度輸出。

（2） 轉(zhuǎn)換速率

通過(guò)研究環(huán)型振蕩器的ISF模型\\[3\\]，可知A=frise/ffall，即提高振蕩器的上升沿和下降沿的轉(zhuǎn)換速率可以提高相位噪聲，而轉(zhuǎn)換速率和電路功耗成正比，因此電路在提高轉(zhuǎn)換速率設(shè)計(jì)的同時(shí)折衷考慮功耗的影響。

（3） 電源電壓和高頻襯底耦合噪聲：這是由同一芯片上其他電路引起的，設(shè)計(jì)中在反相器的上下端引入隔離MOS管，是為了提高電路對(duì)電源電壓及襯底的抑制，減小輸出波形抖動(dòng)。

3.3 PTAT帶隙基準(zhǔn)原理

由式(3)可以看出，在全擺幅情況下，輸出時(shí)鐘頻率隨偏置電流變化，而恒定電流源是由電壓電流轉(zhuǎn)換電路產(chǎn)生，所以設(shè)計(jì)一個(gè)對(duì)電源電壓及溫度變化無(wú)關(guān)的基準(zhǔn)電路對(duì)時(shí)鐘頻率穩(wěn)定度的提高尤為關(guān)鍵。

傳統(tǒng)帶隙基準(zhǔn)采用正溫度系數(shù)的雙極型晶體管產(chǎn)生熱電壓VT，外加運(yùn)算放大器做電壓鉗制。由于三極管工藝限制，在全MOS結(jié)構(gòu)電路中不太精準(zhǔn)，且整體電路結(jié)構(gòu)復(fù)雜、芯片面積及功耗較大，所以本設(shè)計(jì)采用一種新型全MOS結(jié)構(gòu)自偏置PTAT帶隙基準(zhǔn)電路。他是一種基于MOS管遷移率和閾值電壓的互補(bǔ)償電路，圖1是二極管連接的NMOS管隨溫度變化的I(xiàn)-V掃描圖，由圖1可知在Vgs為800 mV處所有溫度曲線交叉在一點(diǎn)，即此電壓下對(duì)應(yīng)的漏電流I(xiàn)d相同，即零溫度系數(shù)點(diǎn)（ZTC）。但是一般情況下流經(jīng)NMOS管的漏電流很難恒定，所以難以得到零溫度系數(shù)點(diǎn)，這里通過(guò)曲線遷移，產(chǎn)生一個(gè)隨溫度成正比例變化的漏電流，即PTAT電流\\[4\\]。這樣就可以在低于零溫度系數(shù)點(diǎn)對(duì)應(yīng)的Vgs處找到一個(gè)電壓，使得溫度變化時(shí)，漏電流也相應(yīng)變化，從而得到一個(gè)隨溫度變化獨(dú)立的偏置電壓。

3.4 PTAT電流產(chǎn)生

4.3 輸出緩沖電路

輸出緩沖電路完成對(duì)前一級(jí)的輸出信號(hào)放大及整形，同時(shí)提供足夠大的電流和電壓驅(qū)動(dòng)后續(xù)電路，在時(shí)鐘產(chǎn)生電路中，還可以限制振蕩器噪聲基底，避免輸出頻率隨后級(jí)負(fù)載變化的負(fù)載效應(yīng)發(fā)生。本設(shè)計(jì)用反相器級(jí)連和施密特觸發(fā)器作整形，多級(jí)反相器級(jí)連能起到與負(fù)載隔離的作用，而且提高了電路帶負(fù)載能力。施密特觸發(fā)器可將緩慢變化的電壓信號(hào)轉(zhuǎn)變?yōu)檫呇囟盖偷木匦蚊}沖，從而得到波形較好的時(shí)鐘信號(hào)。綜合整形效果和功耗，設(shè)計(jì)最終用兩級(jí)反相器級(jí)連作輸出緩沖電路，如圖2中的Mc1～Mc4，為了增大驅(qū)動(dòng)能力，使WP/WN＝2.5～3，Lp=Ln，此時(shí)MOS管開(kāi)關(guān)閾值電壓VM為電源電壓的一半，反相器高低容限達(dá)最優(yōu)值。

5 電路仿真和結(jié)果分析

本設(shè)計(jì)電路通過(guò)HSpice仿真，帶隙基準(zhǔn)源輸出基準(zhǔn)電壓隨電源電壓及溫度變化如圖3所示，由圖3可見(jiàn)，當(dāng)電源電壓從1.2 V變化到2 V時(shí)，溫度從負(fù)10 ℃變化到80 ℃時(shí)，基準(zhǔn)電壓中心值為0.506 V，偏差在0.5 mV以內(nèi)，溫度系數(shù)為12 ppm/℃，電源電壓抑制比為59 dB。其性能優(yōu)于傳統(tǒng)帶隙基準(zhǔn)源。圖4是輸出時(shí)鐘頻率電源電壓及溫度特性圖，常溫下1.5 V工作電壓輸出的中心頻率是320 kHz，頻率最大波動(dòng)10 kHz，最大偏差在2.5%以內(nèi)，頻率波動(dòng)的主要原因是振蕩電路電源電壓噪聲和MOS器件隨溫度變化的影響。圖5(a)是本時(shí)鐘產(chǎn)生電路的輸出波形，時(shí)鐘啟動(dòng)時(shí)間420 ns，經(jīng)過(guò)周期穩(wěn)定性掃描見(jiàn)圖5 (b)，可以看出時(shí)鐘偏差及抖動(dòng)極小，滿足設(shè)計(jì)要求。

6 結(jié) 語(yǔ)

對(duì)一種適用于超高頻電子標(biāo)簽的片內(nèi)時(shí)鐘產(chǎn)生電路進(jìn)行設(shè)計(jì)，提出一種全MOS結(jié)構(gòu)的PTAT二極管連接

型的帶隙基準(zhǔn)電路作偏置，共用電流源為電流受限型環(huán)形振蕩器提供穩(wěn)恒充放電流的時(shí)鐘產(chǎn)生電路。由于其溫度補(bǔ)償和抗電源噪聲設(shè)計(jì)，輸出時(shí)鐘頻率波動(dòng)小，適用于電源電壓及溫度變化較大的電子標(biāo)簽使用。全電路用HSpice在TSMC 0.18 μm工藝下仿真顯示頻率在最壞情況下偏差為±2.5%，平均電流為2.6 μA，滿足設(shè)計(jì)要求。

參 考 文 獻(xiàn)

［1］EPC Globle Inc.Class-1 Generation-2 UHF RFID Protocol for Communications at 860MHz~960MHz.Version 1.2.0.2007:25-33.

［2］趙勝華，陳建安.CMOS集成電路中振蕩器的設(shè)計(jì)及性能分析\\[J\\].電子與封裝，2004，4(6):33-36.

［3］Chi Baoyong.Yu Zhiping.Analysis and Design of CMOS RF Integrated Circuits\\[M\\].北京：清華大學(xué)出版社，2006.

［4］Filanovsky I M.Ahmed Allam.Mutual Compensation of Mobility and Threshold Voltage Temperature Effects with Applications in CMOS Circuits\\[J\\].IEEE Transactions on Circuits and Systems，2001，48(7):876-884.

［5］Sanz M T，Celma S，Calvo B，et al.Self- cascode SOI Versus Graded-channel SOI MOS Transistors\\[J\\].IEEE Proc.Circuits Devices Syst.，2006，153(5):461-465.

［6］宋威，方穗明.基于BUFGMUX與DCM的FPGA時(shí)鐘電路設(shè)計(jì)\\[J\\].現(xiàn)代電子技術(shù)，2006，29(2):141-143.[ZK)]

［7］馮乃光.交互技術(shù)的研究及實(shí)現(xiàn)——交互式多媒體教學(xué)系統(tǒng)的設(shè)計(jì)技巧\\[J\\].現(xiàn)代電子技術(shù)，2006，29(15):135-136.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。