摘 要：介紹一種基于復(fù)雜可編程邏輯器件(CPLD)和數(shù)字信號(hào)處理器(DSP)的圖像采集系統(tǒng)。系統(tǒng)采用增強(qiáng)型視頻輸入處理芯片SAA7111A完成視頻信號(hào)的A/D轉(zhuǎn)換，利用CPLD實(shí)現(xiàn)對(duì)視頻前端譯碼后的視頻數(shù)據(jù)的存儲(chǔ)，以及完成前端采集與后端處理協(xié)調(diào)工作的方案。按照該方法制作的系統(tǒng)，經(jīng)過實(shí)驗(yàn)驗(yàn)證效果良好。

關(guān)鍵詞：DSP；CPLD；圖像采集；SAA7111A

中圖分類號(hào)：TN911.73 文獻(xiàn)標(biāo)識(shí)碼：B 文章編號(hào)：1004-373X(2008)02-010-03

An Image Collection System Based on DSP

BI Weihong，WANG Juan

(College of Information Science and Engineering，Yanshan University，Qinhuangdao，066004，China)

Abstract：This paper introduced an image collection system based on CPLD and DSP.The system uses enhanced video input processor SAA7111A to accomplish A/D conversion of video signal，and uses CPLD to accomplish the video data′s saving and the project which makes the collection part and the processing part work in phase.A system has been made according to this method and the feasibility is demonstrated.

Keywords：DSP;CPLD;image collection;SAA7111A

1 引 言

隨著現(xiàn)代電子技術(shù)和多媒體技術(shù)的發(fā)展，圖像采集和處理技術(shù)得到了廣泛的應(yīng)用。DSP芯片具有體積小，處理速度快，使用靈活方便等特點(diǎn)?；贒SP的圖像采集處理系統(tǒng)能較好地滿足處理的快速性和小型化便攜式的要求。本文設(shè)計(jì)了一套基于TI公司TMS320VC5416DSP芯片的圖像采集系統(tǒng)。

2 TMS320VC5416簡(jiǎn)介

TMS320VC5416是一款性能優(yōu)越的定點(diǎn)數(shù)字信號(hào)處理芯片，他采用改進(jìn)的哈佛結(jié)構(gòu)，片內(nèi)共有8條總線(1條程序存儲(chǔ)器總線，3條數(shù)據(jù)存儲(chǔ)器總線和4條地址總線)；對(duì)程序內(nèi)存和數(shù)據(jù)存儲(chǔ)器使用分離的總線，這樣可以同時(shí)取指令和操作數(shù)，提高運(yùn)行效率和通用性。運(yùn)行速度快，指令周期為6.25 ns，運(yùn)算能力為160 MIPS。片內(nèi)集成有高達(dá)128 k×16 b的片內(nèi)RAM，并具有8 M的外部存儲(chǔ)器尋址能力。除一般的片內(nèi)外設(shè)外，TMS320VC5416還提供6通道DMA控制器，3個(gè)多通道緩沖串口(McBSP)，8/16 b改進(jìn)的主機(jī)接口和1個(gè)16 b定時(shí)器。高度專業(yè)化的指令系統(tǒng)，提供了快速運(yùn)算和優(yōu)化的高級(jí)語(yǔ)言操作。低功耗設(shè)計(jì)，內(nèi)核電源1.5 V/1.6 V，I/O電源3.3 V，并提供3種省電模式IDLE1，IDLE2和IDLE3。

3 系統(tǒng)結(jié)構(gòu)組成及工作原理

系統(tǒng)硬件構(gòu)成框圖如圖1所示。

系統(tǒng)設(shè)計(jì)包括了圖像采集、圖像處理以及圖像傳輸3個(gè)部分。從CCD攝像頭捕捉到的模擬視頻信號(hào)經(jīng)過視頻A/D芯片SAA7111A的模數(shù)轉(zhuǎn)換，由CPLD控制寫入片外高速大容量幀存儲(chǔ)器中儲(chǔ)存，直到一幀圖像存儲(chǔ)完畢，CPLD交出總線。此時(shí)，TMS320VC5416從幀存儲(chǔ)器中讀取1幀圖像，然后應(yīng)用圖像處理算法對(duì)整幅圖像進(jìn)行處理。處理完畢后，TMS320VC5416通過HPI接口與PC機(jī)連接實(shí)現(xiàn)圖像數(shù)據(jù)的傳輸。DSP程序存儲(chǔ)在外部FLASH中，主要包括DSP初始化、啟動(dòng)圖像采集、JPEG處理、串行數(shù)據(jù)和并行數(shù)據(jù)的傳輸?shù)却a。系統(tǒng)上電后，以16位并行引導(dǎo)方式將程序?qū)隓SP片內(nèi)RAM中運(yùn)行。主程序在DSP中運(yùn)行，根據(jù)不同的任務(wù)，可編制相應(yīng)的程序，完成圖像處理的算法。下面重點(diǎn)介紹前端圖像采集部分。

4 視頻信號(hào)的A/D轉(zhuǎn)換

要采集的圖像是靜態(tài)的，要求采集512×512象素的彩色圖像?？刹捎肅CD攝像頭進(jìn)行圖像采集。CCD的輸出為標(biāo)準(zhǔn)PAL制式，因此需要進(jìn)行A/D轉(zhuǎn)換。圖像A/D轉(zhuǎn)換使用Philips公司的單片高集成度視頻譯碼芯SAA7111A。 SAA7111A視頻芯片不同于一般的相機(jī)芯片(DSC)。一般DSC固定圖像大小以及分辨率，而SAA7111A視頻芯片則可以對(duì)其進(jìn)行軟件編程，控制行象素采集數(shù)目，可以根據(jù)實(shí)際需要配合CPLD進(jìn)行場(chǎng)延遲，自由獲取大小不同、分辨率不同的圖像。SAA7111A采用CMOS工藝，包含4路模擬視頻輸入通道，通過簡(jiǎn)單的I2C總線可以方便地對(duì)該器件實(shí)現(xiàn)初始化。SAA7111A內(nèi)部具有抗混疊濾波器，可進(jìn)行靜態(tài)增益控制或自動(dòng)增益控制；支持Y∶U∶V 4∶2∶2，CCIR656，RGB888等多種圖像輸出模式；自動(dòng)檢測(cè)50 Hz或60 Hz的場(chǎng)頻，并且在PAL和NTSC格式之間自動(dòng)切換；VREF(場(chǎng)同步)信號(hào)、HREF(行同步)信號(hào)、RTSO(奇偶場(chǎng))信號(hào)和LLC2(象素時(shí)鐘)信號(hào)都有管腳直接引出，省去以往時(shí)鐘同步電路的設(shè)計(jì)，簡(jiǎn)化了接口電路，提高系統(tǒng)可靠性。芯片的最大特點(diǎn)在于僅需一個(gè)24.576 MHz的晶振就可滿足所有視頻標(biāo)準(zhǔn)的應(yīng)用，片內(nèi)實(shí)現(xiàn)制式的自動(dòng)檢測(cè)。該器件可廣泛應(yīng)用于數(shù)字電視、圖像處理、可視電話及多媒體等領(lǐng)域。

5 邏輯控制部分

CPLD接收SAA7111A輸出的圖像數(shù)據(jù)信號(hào)和同步時(shí)鐘信號(hào)，在內(nèi)部編程實(shí)現(xiàn)有效圖像信號(hào)的采集和地址譯碼以及產(chǎn)生切換選擇信號(hào)。幀存儲(chǔ)器選用高速、低功耗的CY7C1041V33作為外部靜態(tài)SRAM，CY7C1041V33內(nèi)存大小為256 k×16 b。 

5.1 有效圖像信號(hào)的采集和地址譯碼

預(yù)先設(shè)置SAA7111A輸出一幀圖像大小為720×572象素。采樣時(shí)鐘LLC2頻率為13.5 MHz，每一個(gè)時(shí)鐘周期輸出一個(gè)采樣點(diǎn)的A/D轉(zhuǎn)換值。HREF高電平表示一行有效采樣點(diǎn)，為720個(gè)LLC2周期，VREF高電平表示一場(chǎng)有效信號(hào)，單場(chǎng)為286行，HREF和VREF的低電平分別表示行消隱和場(chǎng)消隱。奇偶場(chǎng)信號(hào)RTS0為“1”表示當(dāng)前為奇數(shù)場(chǎng)，為“0”表示偶數(shù)場(chǎng)。圖像采集處理系統(tǒng)需要對(duì)SAA7111A輸出的大小為720×572的數(shù)字圖像斬頭去尾，取中間512×512圖像數(shù)據(jù)進(jìn)行存儲(chǔ)，則地址發(fā)生器單元主要完成如下功能:在SAA7111A輸出中間512×512有效圖像數(shù)據(jù)時(shí)產(chǎn)生0~3FFFFH的地址，且與SAA7111A的圖像數(shù)據(jù)信號(hào)同步(頻率為13.5 MHz)。根據(jù)SAA7111A的同步信號(hào)時(shí)序，地址發(fā)生器首先利用SAA7111A輸出的象素時(shí)鐘信號(hào)CREF、行同步信號(hào)HREF以及場(chǎng)同步信號(hào)VREF，產(chǎn)生存儲(chǔ)一場(chǎng)大小為256×512的圖像數(shù)據(jù)所需的0~1FFFFH的地址(Q［16..0］)，然后利用其奇偶場(chǎng)標(biāo)識(shí)信號(hào)RTS0取反，作為地址發(fā)生器的最高位地址Q［17］，控制將奇場(chǎng)數(shù)據(jù)存儲(chǔ)在幀內(nèi)存的低128 k空間，偶場(chǎng)數(shù)據(jù)存儲(chǔ)在幀內(nèi)存的高128 k空間。簡(jiǎn)化后的CPLD的硬件設(shè)計(jì)圖如圖2所示。

從圖2可知，系統(tǒng)上電后，DSP的XF引腳為低電平，使HCOUNT模塊的EN引腳為低電平，保證輸出Q端為低電平，這樣ADDBUILD模塊的CLR引腳為低電平，無(wú)論VREF，HREF，CREF如何改變，輸出地址值都是為0。當(dāng)需要獲取1幅圖像時(shí)，由C5416的XF引腳為高電平，觸發(fā)HCOUNT模塊，這樣在VREF，HREF，CREF，RTS0波形的作用下，可以完成完整的1幀圖像數(shù)字化后存儲(chǔ)在SRAM中。其中PCOUNT(象素計(jì)數(shù)器)、HOUNT(行計(jì)數(shù)器)、ADDBUILD (SRAM地址生成模塊)都是使用VHDL語(yǔ)言實(shí)現(xiàn)，各個(gè)功能模塊的主要功能為：

PCOUNT:在HREF為低電平，輸出端Q為0，當(dāng)HREF高電平時(shí)表示1行采集信號(hào)的開始；象素時(shí)鐘CREF作為時(shí)鐘輸入，每輸入1個(gè)CREF脈沖進(jìn)行計(jì)數(shù)加1；根據(jù)實(shí)際圖像尺寸需要，在設(shè)定的計(jì)數(shù)范圍內(nèi)實(shí)現(xiàn)輸出Q端為1，其他情況下輸出Q端為0。例如在本設(shè)計(jì)中在128~640計(jì)數(shù)范圍內(nèi)實(shí)現(xiàn)輸出Q端為1即保證在一行采樣512個(gè)象素點(diǎn)。其VHDL程序如下：



LIBRARY IEEE；

USE IEEE.STD LOGIC 1164.ALL；

USE IEEE.STD LOGIC UNSIGNED.ALL；

ENTITYPCOUNTis

PORT (CLK，EN：IN STD-LOGIC；

Q:OUT STD-LOGIC)；

END PCOUNT；

ARCHITECTURE counter512 ofPCOUNT is

SIGNAL C: STD-LOGIC-VECTOR(9 DOWNTO 0)

BEGIN

PROCESS(CLK，EN)

VARIABLE FLAG: BIT；

BEGIN

IF (EN=′0′)THEN

C<=\"0000000000\"；

Q<=′0′；

ELSIF( CLK′EVENT and CLK=′1′)THEN

IF (C<128)THEN

C<=C+1；

Q<=′0′；

ELSIF (C<640)THEN

C<=C+1；

Q<=′1′；

ELSE

Q<=′0′；

C<=C+1；

END IF；

END IF；

END PROCESS；

END counter512；



HCOUNT:利用DSP的XF引腳高電平作為啟動(dòng)采集信號(hào)，當(dāng)VREF為低電平，輸出Q端清0；當(dāng)VREF為高電平表示一場(chǎng)采集信號(hào)的開始。利用HREF作為時(shí)鐘輸入，一場(chǎng)圖像包括286行，即在VREF高電平期間，有286個(gè)HREF脈沖信號(hào)，每輸入一個(gè)HREF脈沖計(jì)數(shù)加1，設(shè)計(jì)在計(jì)數(shù)范圍(25~281)內(nèi)輸出Q端為1，保證在一場(chǎng)內(nèi)采集256行。

ADDBUILD:在PCOUNT模塊和HCOUNT模塊的輸出Q端為高電平情況下，每輸入一個(gè)象素時(shí)鐘脈沖，輸出地址線Q［16..0］計(jì)數(shù)加1，Addr［16..0］與SRAM的地址總線A16~A0直接相連，SAA7111A奇偶場(chǎng)標(biāo)識(shí)信號(hào)RTS0取反，作為地址發(fā)生器的最高位地址Q［17］，與SRAM最高位地址A17相連，這樣在將SAA7111A的數(shù)據(jù)輸出VPO［15..0］的相應(yīng)內(nèi)容寫入到SRAM相應(yīng)地址空間中，完成將采集到的數(shù)據(jù)存儲(chǔ)到SRAM中。

5.2 CPLD與DSP通信

CPLD在采樣前接收DSP發(fā)出的開始采樣指令，并把DSP設(shè)置工作在HOLD模式。采樣結(jié)束后，給DSP發(fā)送中斷信號(hào)。

CPLD作為采樣的核心控制芯片，根據(jù)SAA7111A輸出的各個(gè)同步信號(hào)產(chǎn)生幀緩存的地址(A0～A17)、片選(CS)以及寫控制(WE)等邏輯信號(hào)。CPLD和其他芯片的連接如圖3所示。

6 系統(tǒng)軟件流程

系統(tǒng)的軟件流程圖如圖4所示。系統(tǒng)上電初始化，DSP通過軟件模擬I2C總線時(shí)序，設(shè)置SAA7111A的工作方式；之后，DSP即發(fā)送開始采集指令給CPLD，雙方通過HOLD，HOLDA握手信號(hào)，實(shí)現(xiàn)總線控制權(quán)的交接。此時(shí)DSP工作在HOLD模式，CPLD獲得總線控制權(quán)，并打開SAA7111A的輸出，對(duì)SAA7111A采集到的視頻數(shù)據(jù)進(jìn)行寫控制。 當(dāng)一幀數(shù)據(jù)寫入幀緩存后，CPLD關(guān)閉SAA7111A的視頻輸出，放棄總線控制權(quán)，并發(fā)送中斷信號(hào)給DSP；DSP重新獲得控制權(quán)，對(duì)采集到的視頻數(shù)據(jù)處理、向PC機(jī)串口或并口傳輸。 DSP處理完畢后重新發(fā)開始采集命令，繼續(xù)采集下一幀。

7 結(jié) 語(yǔ)

系統(tǒng)充分利用CPLD的靈活性，實(shí)現(xiàn)了圖像采集處理系統(tǒng)中的采集控制、總線管理以及視頻前端與處理后端的無(wú)縫接口。同時(shí)由于圖像采集系統(tǒng)中采集控制單元CPLD的可在線編程能力，給系統(tǒng)的重構(gòu)提供了可能。

參 考 文 獻(xiàn)

［1］Philips.SAA7111A Data Sheet.Corporation.1998.

［2］陽(yáng)濤，諸靜.CPLD在圖像采集卡中的應(yīng)用［J］.電子技術(shù)，2004(3):28-31.

［3］徐婉瑩，劉建軍，黃新生.基于CPLD和DSP的高速圖像采集技術(shù)研究［J］.電子工程師，2004，30(6):48-50.

［4］高育鵬，楊俊，何廣軍.基于圖像識(shí)別的自動(dòng)閱卷系統(tǒng)研究\\[J\\].現(xiàn)代電子技術(shù)，2006，29(22):119-120，127.注：本文中所涉及到的圖表、注解、公式等內(nèi)容請(qǐng)以PDF格式閱讀原文。