摘 要：介紹一種視頻圖像的采集和處理系統(tǒng)。系統(tǒng)由CCD攝像頭、視頻解碼芯片SAA7111、可編程邏輯芯片CPLD、先進(jìn)先出FIFO存儲(chǔ)器，以及數(shù)字信號(hào)處理器DSP等組成。詳細(xì)討論CPLD對(duì)圖像采集速度和數(shù)量的控制7~EDMA圖像數(shù)據(jù)搬移的實(shí)現(xiàn)方法。實(shí)踐證明，該系統(tǒng)可以精確地控制圖像大小，CPU可以專注于圖像處理，而頻繁的數(shù)據(jù)從FIFO到外部SDRAM、SDRAM到內(nèi)部RAM的搬移工作完全交給EDMA在后臺(tái)實(shí)現(xiàn)，提高了圖像數(shù)據(jù)的傳輸效率，充分發(fā)揮DSP的高性能，使得系統(tǒng)設(shè)計(jì)簡(jiǎn)捷清晰，調(diào)試極為方便。

關(guān)鍵詞：視頻圖像；CPLD；EDMA；DSP

中圖分類號(hào)：TN911.73

文獻(xiàn)標(biāo)識(shí)碼：B

文章編號(hào)：1004—373X(2008)04—139—03

1 引 言

隨著計(jì)算機(jī)、多媒體和通信技術(shù)的高速發(fā)展，視頻圖像采集與處理技術(shù)在安防監(jiān)控、醫(yī)療衛(wèi)生、教育、娛樂等各方面得到越來越廣泛的應(yīng)用，快速實(shí)時(shí)的圖像采集已經(jīng)成為大家關(guān)注和研究的熱點(diǎn)。

視頻圖像采集與處理系統(tǒng)的數(shù)據(jù)量大，要求數(shù)據(jù)的處理速度足夠快，在有限時(shí)間內(nèi)完成大量的數(shù)據(jù)運(yùn)算，傳統(tǒng)的視頻采集系統(tǒng)由A／D轉(zhuǎn)換電路、地址發(fā)生器、地址譯碼電路等構(gòu)成，此類設(shè)計(jì)有電路復(fù)雜、芯片繁多、開發(fā)周期長(zhǎng)、成本高等缺點(diǎn)。由于DSP和CPLD芯片具有體積小、處理速度快、使用方便靈活的特點(diǎn)，已被廣泛應(yīng)用于對(duì)處理速度和實(shí)時(shí)性要求較高的場(chǎng)合。系統(tǒng)由視頻解碼芯片SAA71ll、可編程邏輯芯片EPM7128、FIFO存儲(chǔ)器IDT72V245和TI公司高性能DSP TMS320C6713組成，利用CPLD控制SAA7111輸出的行場(chǎng)同步信號(hào)、奇偶場(chǎng)指示信號(hào)等實(shí)現(xiàn)對(duì)圖像大小和速度的控制，同時(shí)充分利用DSP的EDMA控制器在片內(nèi)高速存儲(chǔ)區(qū)與片外低速存儲(chǔ)區(qū)之間進(jìn)行數(shù)據(jù)交換，以提高圖像采集和處理速度。

2 系統(tǒng)工作原理

視頻圖像處理系統(tǒng)的工作框圖如圖1所示，其工作原理是：由CCD攝像頭輸出PAL制式的復(fù)合視頻信號(hào)，經(jīng)過視頻解碼芯片SAA71ll解碼后轉(zhuǎn)換為YUV422格式的數(shù)字圖像信號(hào)，同時(shí)分離出行場(chǎng)同步，象素時(shí)鐘LLC2，行參考HREF、場(chǎng)參考VREF、奇偶場(chǎng)指示RTS0等時(shí)序標(biāo)志信號(hào)。EPM7128根據(jù)這些時(shí)序信號(hào)產(chǎn)生相應(yīng)時(shí)序，控制圖像數(shù)據(jù)寫入IDT72V245的速度和數(shù)量。當(dāng)圖像數(shù)據(jù)達(dá)到FIFO容量的一半時(shí)一HF為低電平，CPLD發(fā)出中斷通知DSP啟動(dòng)EDMA從FIFO搬移4行數(shù)據(jù)到SDRAM。當(dāng)一場(chǎng)圖像采集完后，CPLD發(fā)出中斷通知DSP將SDRAM里的一場(chǎng)圖像數(shù)據(jù)讀入其片內(nèi)RAM空間，并進(jìn)行圖像壓縮處理，然后通過串口向PC機(jī)輸出壓縮后的圖像信號(hào)。

視頻圖像采集系統(tǒng)選用Philips公司的SAA7111作為解碼芯片，他內(nèi)部包含2路模擬處理通道，可以選擇視頻源并可抗混疊濾波，同時(shí)還可以進(jìn)行模數(shù)變換、自動(dòng)嵌位、自動(dòng)增益控制、時(shí)鐘產(chǎn)生、多制式解碼等，另外還可對(duì)亮度、對(duì)比度和飽和度進(jìn)行控制。SAA7111要正常工作必須在系統(tǒng)復(fù)位時(shí)對(duì)其工作寄存器進(jìn)行初始化，通過IzC總線進(jìn)行正確配置。

可編程邏輯器件CPLD用來實(shí)現(xiàn)圖像采集的時(shí)序控制，因此要求可編程邏輯器件實(shí)時(shí)性好、執(zhí)行速度快、延時(shí)可預(yù)測(cè)。選用Altera公司的CPLD器件EPM7128，該芯片有128個(gè)宏單元，速度達(dá)到15 ns，完全可以完成系統(tǒng)所需的時(shí)序和邏輯組合。

SAA7111數(shù)據(jù)輸出速度達(dá)到13.5 MHz，而DSP的EMIF的頻率為100 MHz，DSP讀取速度比圖像數(shù)據(jù)輸出速度快，因此輸出圖像數(shù)據(jù)宜通過FIFO進(jìn)行緩沖，系統(tǒng)采用IDT72V245作為數(shù)據(jù)緩沖，其容量為4096X18位，讀寫周期為10 ns。他具有2種讀寫模式：標(biāo)準(zhǔn)模式和FW—FT模式，同時(shí)還可以輸出各種標(biāo)志信號(hào)指示FIFO存儲(chǔ)器內(nèi)部數(shù)據(jù)的狀態(tài)，如FIFO空標(biāo)志EF，半滿標(biāo)志HF，全滿標(biāo)志FF等。

TMS320C6713是TI公司在TMS320C6711的基礎(chǔ)上新近推出的C6000系列新一代浮點(diǎn)DSP芯片，是目前為止C6000系列DSP芯片中性能較高的一種。他可在255 MHz的時(shí)鐘頻率下實(shí)現(xiàn)800 MIPS／1350MFLOPS的定點(diǎn)和浮點(diǎn)運(yùn)算，外部存儲(chǔ)器訪問和片上外設(shè)的訪問則完全通過EDMA來完成，在極大程度上滿足圖像壓縮算法對(duì)計(jì)算速度的要求。直接存儲(chǔ)器訪問(DMA)是C6000DSPs中一種重要的數(shù)據(jù)訪問方式，他可以在沒有CPU參與的情況下，由EDMA控制器完成DSP片內(nèi)高速存儲(chǔ)區(qū)與片外低速存儲(chǔ)區(qū)之間的數(shù)據(jù)交換，以提高數(shù)據(jù)處理速度。EDMA(Enhanced Direct Memory Access)是C671_x特有的訪問方式。

3 CPLD實(shí)現(xiàn)圖像采集控制

SAA7111輸出的時(shí)鐘信號(hào)包括：象素時(shí)鐘信號(hào)LLC、LLC2，行參考信號(hào)HREF，場(chǎng)參考信號(hào)VREF，行場(chǎng)同步信號(hào)HS和VS，奇偶場(chǎng)指示信號(hào)RTS0?？删幊踢壿嬓酒珻PLD采樣這些時(shí)序信號(hào)同步整個(gè)系統(tǒng)。具體采集時(shí)序如下：HREF為高電平時(shí)表示1行有效象素信號(hào)，由于PAL制式要求圖像輸出分辨率為720×572，因此1行有720個(gè)象素，即720個(gè)LLC2周期。LLC2頻率為13.5 MHz；VREF周期為50 Hz，與VS同周期；VREF為低電平時(shí)表示場(chǎng)消隱信號(hào)，高電平時(shí)表示有效象素信號(hào)；RTSO為高電平時(shí)表示采樣奇數(shù)場(chǎng)，低電平時(shí)表示采樣偶數(shù)場(chǎng)，2場(chǎng)圖像合起來為1幀圖像。行場(chǎng)圖像時(shí)序如圖2所示。據(jù)從FIFO到SDRAM的搬移；奇偶場(chǎng)指示信號(hào)RTSO與DSP的外部中斷管腳5連接，只是一場(chǎng)圖像數(shù)據(jù)完全存到SDRAM，通知DSP對(duì)圖像進(jìn)行處理。

4 EDMA圖像數(shù)據(jù)搬移

TMS320C6713具有16個(gè)EDMA通道，通道間的優(yōu)先級(jí)可設(shè)置。EDMA控制器由事件和中斷處理寄存器、事件編碼器、參數(shù)RAM以及硬件地址產(chǎn)生幾部分構(gòu)成。EDMA的參數(shù)RAM的容量為2 kB，總共可以存放85組EDMA傳輸控制參數(shù)。多組參數(shù)還可以彼此連接起來，從而實(shí)現(xiàn)某些復(fù)雜數(shù)據(jù)流的傳輸。圖4給出1組EDMA傳輸參數(shù)的內(nèi)部結(jié)構(gòu)。

系統(tǒng)使用1片16 b的FIFO與DSP進(jìn)行數(shù)據(jù)交換，因此，源數(shù)據(jù)區(qū)為16 b，為了使DSP的EMIF與16 b的異步存儲(chǔ)器接口，必須在CE3的空間控制寄存器中將其設(shè)置為16位異步接口模式。由于采集的視頻數(shù)據(jù)要從FIFO緩存入系統(tǒng)的SDRAM中，而SDRAM采用32 b設(shè)計(jì)，因此EDMA傳輸參數(shù)中的目的地址寬度為32 b。因此對(duì)于本系統(tǒng)而言，EDMA的傳輸類型為1D到2D傳輸。

本設(shè)計(jì)將FIFO地址映射在地址空間0xB0000000～0xB00FFFFF。對(duì)EDMA的可選參數(shù)控制位(如圖5所示)設(shè)置為Ox48840001，即設(shè)置為塊同步1D到2D傳輸，SUM＝00 b，DUM＝01 b，采用幀同步方式。EDMA傳輸源地址設(shè)置為OxB0000000，由于讀取FIFO時(shí)無需改變讀地址，因此無需對(duì)源地址進(jìn)行更新，目的地址設(shè)置為0x80000000，PAI。制式圖像數(shù)據(jù)先輸出奇數(shù)場(chǎng)后輸出偶數(shù)場(chǎng)，故規(guī)定奇數(shù)場(chǎng)首地址為0x80000000，偶數(shù)場(chǎng)首地址為0x80000400，這樣設(shè)計(jì)就是為了能夠?qū)?幀圖像放在連續(xù)的地址進(jìn)行存放。傳輸結(jié)束后產(chǎn)生中斷，CPU開始對(duì)圖像數(shù)據(jù)進(jìn)行處理。

經(jīng)過CPLD對(duì)采集時(shí)序的控制后，可以得到512×512的圖像數(shù)據(jù)，采用16位輸出格式，則一行共有512×16 b數(shù)據(jù)，占用1 024個(gè)數(shù)據(jù)單元，則數(shù)據(jù)單元計(jì)數(shù)ELECNT＝1024。1幀圖像由奇偶2場(chǎng)場(chǎng)組成，1場(chǎng)圖像數(shù)據(jù)量為512×256×16 b。而對(duì)于IDT72V245，其容量為4 096×18 b，其特點(diǎn)是在WCLK的上升沿寫FIFO時(shí)，如果FIFO的容量超過一半，則FIFO的HF管腳為低，HF將一直保持為低直到FIFO的寫和讀指針之差小余或等于FIFO的一半。而系統(tǒng)中FIFO工作于FWFT模式下，即FIFO內(nèi)數(shù)據(jù)量為2 050(4097—1)／2+2)×16 b時(shí)HF才被置低。由于系統(tǒng)設(shè)計(jì)時(shí)使用HF來觸發(fā)DSP的EXT INT4，故從FIFO讀取1場(chǎng)圖像數(shù)據(jù)需要64次EDMA中斷，每次從FIFO讀取數(shù)據(jù)為2 048×16 b，即每次取4行圖像數(shù)據(jù)到SDRAM，故傳輸幀計(jì)數(shù)FRMCNT=3。

5 結(jié) 語

利用本文所述的數(shù)字視頻圖像采集的控制和數(shù)據(jù)搬移方法，可以有效地解決圖像采集和圖像實(shí)時(shí)處理之間的關(guān)系，在幾乎不需要CPU的干預(yù)下，利用CPLD和EDMA完成圖像數(shù)據(jù)的控制和視頻圖像數(shù)據(jù)的傳輸。大批量的圖像數(shù)據(jù)傳輸和復(fù)雜算法的處理一直是高速數(shù)字圖像處理器的速度瓶頸，利用CPLD和EDMA功能可以在不中斷信號(hào)處理器算法處理工作的同時(shí)完成圖像數(shù)據(jù)的搬移，在有效地解決了大批量圖像數(shù)據(jù)傳輸速度瓶頸的同時(shí)，又能讓DSP處理器專門從事算法處理工作，極大地提高了系統(tǒng)的并行性能。