摘 要：為滿足FPGA配置的靈活性需求，提出一種基于以太網(wǎng)物理層收發(fā)器的遠(yuǎn)程配置方案。該方案以低成本CPLD-EPM570為核心，利用AC104進行物理層傳輸，通過PS方式完成對FPGA的配置，并內(nèi)置完善的安全認(rèn)證策略用于保護FPGA的設(shè)計產(chǎn)權(quán)?；谠撛O(shè)計方案的FPGA遠(yuǎn)程下載控制系統(tǒng)已成功運用于某安檢設(shè)備中。

關(guān)鍵詞：以太網(wǎng)；FPGA配置；AC104；PRBS

中圖分類號：TP368.1 文獻標(biāo)識碼：B

文章編號：1004-373X(2008)06-038-02

Design of Remote FPGA Download System Based on AC104

LI Zhaozhuo，DU Guoliang，ZHU Wei

(School of Electronic Science and Engineering，Southeast University，Nanjing，210018，China)

Abstract：A new kind of remote configuration architecture based on ethernet is proposed to enhance the flexibility of FPGA configuration.It takes a low cost CPLD，EMP570 as main processor，utilizes AC104 for PHY transmission and configures FPGA via passive serial way.A completely new internal security certification policy is also introduced to protect the intellectual property of FPGA designs.A practical FPGA remote download system based on this design has been applied in some security inspection equipment successfully.

Keywords：ethernet；FPGA configuration；AC104 PRBS

隨著FPGA應(yīng)用的日益普及，產(chǎn)品上市時間壓力的不斷加大，F(xiàn)PGA設(shè)計人員正面臨著諸多挑戰(zhàn)，比如縮短設(shè)計周期、系統(tǒng)頻繁升級，這些變化對FPGA“重配置”的能力以及配置的靈活性提出了越來越高的要求，越來越多的系統(tǒng)開始采用遠(yuǎn)程配置的方案。本文給出了一種基于物理層收發(fā)器AC104的FPGA遠(yuǎn)程安全下載系統(tǒng)的實現(xiàn)。

1 系統(tǒng)設(shè)計

系統(tǒng)整體框架如圖1所示。其中，主控芯片采用MaxⅡ芯片EPM570，用于接收來自網(wǎng)絡(luò)的配置數(shù)據(jù)，并完成對FPGA的下載配置和安全認(rèn)證；網(wǎng)絡(luò)接口芯片采用AC104QF物理層收發(fā)器，通過RMII接口與FPGA相連。

圖1 系統(tǒng)框架圖

2 以太網(wǎng)物理層芯片——AC104

AC104QF是Broadcom公司出品的一款支持4端口獨立收發(fā)的10/100 M以太網(wǎng)收發(fā)芯片。他完整實現(xiàn)了802.3/802.3u規(guī)范，包括百兆以太網(wǎng)所需的PCS(物理編碼子層)、PMA(物理介質(zhì)接入層)和PMD(物理介質(zhì)相關(guān)子層)模塊^[1]。

(1) PCS(物理編碼)子層位于協(xié)調(diào)子層(RMII接口層)和物理介質(zhì)接入層(PMA)子層之間，他將經(jīng)過完善定義的以太網(wǎng)MAC功能映射到現(xiàn)存的編碼和物理層信號系統(tǒng)的功能上。AC104的PCS模塊主要包含成幀器、載波檢測以及4B/5B編碼功能；

(2) PMA子層提供PCS和PMD層之間的串行化服務(wù)接口，另外PMA子層還從接收位流中分離出用于對接收到的數(shù)據(jù)進行正確的符號對齊(定界)的符號定時時鐘。AC104的PMA模塊主要包含時鐘恢復(fù)、鏈路監(jiān)控和信號檢測功能；

(3) PMD子層是物理層的最低子層，用于支持在PMA子層和介質(zhì)之間交換串行化的符號代碼位，將電信號轉(zhuǎn)換成適合于在某種特定介質(zhì)上傳輸?shù)男问健C104的PMD模塊主要包含MLT-3(3重電平傳輸)、BLW(基帶漂移補償)以及數(shù)據(jù)流加密功能。

各層的位置關(guān)系以及在OSI模型中所處位置如圖2所示。

要利用AC104進行收發(fā)數(shù)據(jù)，只需要對RMII接口進行操作。RMII接口由數(shù)據(jù)發(fā)送信號Txen，Txd[1：0]和數(shù)據(jù)接收信號Crsdv，Rxd[1：0]組成。發(fā)送數(shù)據(jù)時，需先將Txen置為有效，然后驅(qū)動Txd信號，發(fā)送完畢后需將Txen置為無效；在接收數(shù)據(jù)時，在Crsdv信號變?yōu)橛行Ш?，首先要等待Rxd引腳上出現(xiàn)J，K信號(J和K是4B/5B編碼中的特殊碼元，在Rxd端都表現(xiàn)為二進制的“0101”)，然后開始接收真正的有效數(shù)據(jù)。上述所有操作都在RMII接口的時鐘(REFCLK)上升沿進行。

圖2 AC104實現(xiàn)的物理子層圖示

3 PS配置方式

EPM570在啟動網(wǎng)絡(luò)接收后，就開始對FPGA進行PS配置。在PS配置方式下，只需控制FPGA的5根信號線：nCONFIG(配置控制位輸入端)、nSTATUS(配置錯誤指示位輸出端)、CONF_DONE(配置結(jié)束標(biāo)志位輸出端)、DCLK(配置時鐘輸入端)、DATA0(配置數(shù)據(jù)輸入端)引腳。具體配置步驟如下^[2]：

(1) CPLD驅(qū)動nCONFIG為低電平(超過20 μs)，使FPGA復(fù)位，等待nSTATUS回應(yīng)1個低電平以及CONF_DONE變低，然后驅(qū)動nCONFIG產(chǎn)生一個由低到高的跳變(40 μs內(nèi)nSTATUS也會變?yōu)楦唠娖?；

(2) FPGA驅(qū)動nSTATUS為低電平，然后釋放(外接的上拉電阻會將其上拉到高電平)；

(3) 在DCLK上輸出50 MHz時鐘信號，在DCLK的上升沿將每個數(shù)據(jù)由最低位(LSB)先送出給DATA0，直到FPGA釋放CONF_DONE(外接的上拉電阻會將其上拉到高電平)；

(4) CONF_DONE變高，標(biāo)志著配置成功，開始初始化，然后進入用戶模式，開始正常工作。

需要注意的是，如果配置期間出錯，F(xiàn)PGA會將nCONFIG拉低，因此配置過程中CPLD必須保持檢測nCONFIG信號，發(fā)現(xiàn)為低電平即重新啟動配置過程^[3]。

4 安全認(rèn)證方案

上述這種配置方法存在安全性問題：在配置過程中，只要截獲上述5根配置線上的信號，得到配置數(shù)據(jù)流信息，就可以利用記錄下來的配置數(shù)據(jù)對另一塊FPGA芯片進行配置，實現(xiàn)對FPGA內(nèi)部設(shè)計電路的克隆。為此，本系統(tǒng)設(shè)計了安全認(rèn)證接口，可保證FPGA內(nèi)程序的安全性。

在FPGA內(nèi)部增加一個安全認(rèn)證模塊，該模塊在FPGA下載完畢后首先運行：他產(chǎn)生一個隨機數(shù)p，并發(fā)送給CPLD，CPLD對其進行加密運算，并將運算結(jié)果E(p，Key)發(fā)回給FPGA；與此同時，F(xiàn)PGA內(nèi)部同樣的加密模塊也應(yīng)得到這個運算結(jié)果E(p，Key)。將這2個結(jié)果比對，如果相同，才啟動真正的工作模塊，否則，工作模塊不運行(其中，Key是加密密鑰，僅為FPGA設(shè)計者所知)?？蚣苋鐖D3所示，這種方法可有效地對設(shè)計進行加密。

圖3 安全認(rèn)證方案

隨機數(shù)發(fā)生模塊(RNG)采用PRBS(偽隨機二進制序列)算法，由帶反饋的簡單移位寄存器構(gòu)成^[4]。本系統(tǒng)中采用了PRBS-15序列，其生成多項式是G(x)=X15+X14+1，信號流圖如圖4所示：

圖4 PRBS序列

一個完整的隨機數(shù)生成模塊，除了隨機數(shù)算法，還需要合適的種子，即初始隨機量。對于FPGA而言，可利用的隨機量有：某支路上的瞬時電流或電壓值、RC電路的充放電時間等，其中后者的實現(xiàn)更為簡單。本系統(tǒng)中就采用這一方法，外部電路如圖5所示：

圖5 隨機種子發(fā)生電路

FPGA的管腳PIN1產(chǎn)生一個從0到1的跳變，同時利用高頻時鐘開始計數(shù)，直到檢測到PIN2為1。本系統(tǒng)中FPGA IO部分采用的是3.3 V的LVTTL電平，高電平的判決門限是2 V，則計數(shù)總時間為：

選擇合適的R，C值，控制適宜的充電時間長度，即可獲得可用的隨機數(shù)種子。

對于加密模塊，為簡單起見，本系統(tǒng)中采用異或運算，即對隨機數(shù)和密鑰進行異或操作，生成加密結(jié)果。這種做

法的缺點是，如果用戶截獲了多組明文(隨機數(shù)p)和加密結(jié)果，就可以逆推出加密算法和密碼。如果需要更強的加密效果，可以采用擾亂和擴散性能較好的DES算法，以提供足夠的抗分析強度。

5 結(jié) 語

本文提出的基于以太網(wǎng)的FPGA遠(yuǎn)程下載系統(tǒng)，對于解決系統(tǒng)頻繁升級等問題，具有一定參考價值。同時，其內(nèi)置的安全認(rèn)證接口，可有效保護FPGA的設(shè)計。

在實際運用時，如果需要對多臺設(shè)備進行配置，可將以太網(wǎng)配置成星型結(jié)構(gòu)，并對目標(biāo)設(shè)備進行標(biāo)識，以區(qū)分不同設(shè)備。

基于本設(shè)計方案的FPGA遠(yuǎn)程下載控制系統(tǒng)，已經(jīng)在某安檢設(shè)備中得到應(yīng)用，并取得了良好的效果。

參考文獻

[1]Altima AC104QF Datasheet，V1.0，1998.

[2]Altera Configuration Handbook，V2.1，2005.

[3]李鵬，蘭巨龍.用CPLD和FLASH實現(xiàn)FPGA配置[J].電子技術(shù)應(yīng)用，2006(6)：101-103.

[4]Lukasz Sliwczynski.以1.5 Gb/s 運行的PRBS發(fā)生器[J].EDN電子設(shè)計技術(shù)，2007(6)：122-123.

注：本文中所涉及到的圖表、注解、公式等內(nèi)容請以PDF格式閱讀原文。