基于不同技術或來自不同廠家的MOSFET，即使RDS(ON)和BVDSS值相接近，也可能在耐雪崩(Avalanche)／UIS能力方面存在很大差異。耐雪崩／UIS能力是許多不同參數的復雜函數，主要取決于裸片尺寸，但也受其它參數影響。大多數產品資料都采用EAS值來表示UIS能力，但EAS值本身并不是比較UIS能力的好方法。有些器件的參數是在額定電流下測量的，另一些則是在額定電流的幾分之一情況下測量的。有些廠家提供很多關于UIS測試的數據，但有的卻只提供EAS指標值。一股來說，唯一共同的參數就只有25℃時的TJ(sTART)值。由于這個原因，UIS能力的比較似乎很難進行。但現在有一種簡單的方法，可根據產品的技術指標數據進行頗為精確的比較。

在討論耐雪崩／UIS能力比較的問題前，先就所涉及的物理作個概述。當今的耐雪崩MOSFET可在一定程度上承受未箝位電感性開關(UIS)事件造成的電涌。基本上，器件在關斷或關斷過程中不得不讓通常存儲在電感中的電流通過，而且，該電感產生大干BVDSS的電壓被施加在漏極和源極之間；這情況便稱為雪崩。在這種應力下，器件抑制了寄生雙極型晶體管(BJT)的導通。在現在的耐雪崩MOSFET中，UIS失效由溫度過高所引發(fā)，意味著MOSFET的某些部分過熱。隨著MOSFET裸片變熱，其擊穿電壓增加。這即是說在雪崩情況下，溫度最高的地方將在MOSFET表面移動。這將有助于在裸片表面散熱。如果裸片尺寸小，整個表面很快就會非常熱。裸片越大，部件在雪崩情況下的存活時間越長。假如熱量產生的速度很快(大電流脈沖)，那么熱量從熱源散開的速度可能不夠快，令到溫度迅速上升。明顯的問題是怎樣的熱才算過熱。答案與外延摻雜的濃度相關，即與N溝道MOSFET中的Nd摻雜濃度或P溝道MOSFET中的Na摻雜濃度有關。過熱的溫度并非TjMAX，而是本征溫度。

隨著硅片加熱，背景空穴電子對(即本征載流子濃度ni)將會增加。經驗數據表明，對于硅半導體，ni和溫度之間的關系可由公式1表示。 ni=3．88E16(T1．5)exp(-7000／T)cm-3(T為Kelvin溫度) 公式1

ＴｉｍｅＱｕｅｓｔ時序分析儀為ＦＰＧＡ設計分析提供分析提供自然的ＳＤＣ支持

公式1表明由熱運動產生的載流子濃度(ni)隨溫度提高而增加。當這些由熱運動產生的載流子大大超過摻雜原子，將出現自由載流子。若此時有電場存在，就會形成電流。當ni大干或等于Nd濃度，對N溝道MOSEFET來說，

摻雜不會再起作用，而硅半導體將恢復其本征行為。因此，ni=Nd時的溫度叫做本征溫度。簡言之，當溫度達到本征溫度時，器件將失效。

MOSFET設計人員通過調節(jié)外延層電阻率(摻雜濃度的一個函數)和外延摻雜層厚度，達到最低的導通電阻R_Dson、擊穿電壓BV_DSS和可制造性間的折衷平衡。這些參數的關系如下：

外延層電阻率越大(摻雜濃度較低)，BV_DSS越高。

外延層電阻率越低(摻雜濃度較高)，BV_DSS越低。

外延層厚度越大，BV_DSS越高。

外延層厚度越小，BV_DSS越低。

外延層電阻率越大(摻雜濃度較低)，R_DSon越大。

外延層厚度越大，RD_DSon越大。

因此，對于任何MOSFET設計，性能表現將取決于其摻雜濃度和摻雜層厚度參數。一般來說，在一項技術或單元設計中，MOSFET制造商都希望從一種擊穿電壓變?yōu)榱硪环N擊穿電壓所需要的變化數目降至最少。在給定的生產技術中，外延層電阻率通常會作為主要的變量，以配合不同的擊穿電壓器件。

現在，回到雪崩／UIS能力的問題。如圖1所示，基于恒定能量來解釋耐雪崩能力似乎難以成立。這里需要注意，器件能承受的能量基本都在2000mi以下，并在低端受制于Imax(約200A)，在高端受脈沖限制。 根據恒定能量的概念，從E=I／2LI²的關系“I_AB²I／L”中，當將發(fā)生雪崩時的雙對數坐標圖以電流I_AS為Y軸、電感L為x軸繪制出來時，預計將可得到斜率為-1／2的直線。如圖2所示，耐雪崩能力作為L的函數得到的斜率是一1／3．2，這相當于“I_AS3．2αI／L”，而不是“I_AB²α1／L”。但若將相同的數據繪制在電流I_AS為Y軸，雪崩時間t_AU為x軸的雙對數坐標圖中，得到的斜率為一 1／2。因此，“KUIS＝t_AU*12”的關系成立。進一步的研究表明：只要寄生二極管導通機制被抑制，在功率MOSFET上獲得的實驗結果就與整流電路上獲得的結果相類似。因此，功率MOSFET的耐雪崩能力就是其體二極管的耐雪崩能力。圖2將同一器件得到的同一套雪崩實驗數據，繪制在兩套橫坐標不同的體系(L和t_AV)上；給出了這兩種不同觀點之間的差別。

明白上述的情況后，在比較不同MOSFET產品的UIS能力時，只需要知道器件的擊穿電壓(BV_DSS)、額定雪崩能量(E_AS)以及在測量雪崩能量時的電流(I_AS)便可。有了這三個數據和公式2，就可以得出準確比較不同MOSFET的簡便方法。

在I_AS為Y軸、t_AU為x軸的雙對數坐標圖中繪制出E_AS點，然后經過該點作一條斜率為-1／2的直線，就得到MOSFET在允許電流范圍內的UIS能力。圖3給出了在相同的應用中，三個不同廠家的7種不同(約60V)MOSFET的UIS比較結果；而所有被測產品的RDS(ON)都很接近。

32毫歐器件、來自comp“C”的39毫歐器件，以及43毫歐器件的UIS能力大致相同，因為它們都位于斜率為-1／2的直線上。但每個器件都在不同的額定電流下進行測試，并將實驗數據按不同E_AS點繪制在數據表中。對于32毫歐器件，使用的是在10A下測到E_AS為225mJ時的數據；對于來自comp“C”的39毫歐器件，使用的是在16A下測到EAs為128mJ時的數據；對于43毫歐器件，使用的是在10A下測到E_AS為214mJ時的數據。

值得注意的是，39毫歐comp“C”器件在16A下的E_AS為128mJ，而39毫歐comp“A”器件在32A下的E_AS為350mJ。這兩種器件的UIS能力差別很大，但在相同的I_AS下，比如20A(因為在相同的應用中，兩種器件很可能有相同的電流，比如雪崩電流I_AS都為20A)，根據公式2，發(fā)現在20A條件下，39毫歐comp“c”器件的E_AS為101mJ，而39毫歐comp“A”器件的E_AS為546mJ，是前者UIS能力的5倍以上。如果已知BV_DSS、額定E_AS，以及測量雪崩能量時的電流I_AS，并借助公式E^AE=0．5^*(1．3^*BV^DSS)^*(IA_AS)^*AVAv，就可以在電流I^AE為Y軸、t^AV為x軸的雙對數坐標圖中繪制出E^AS數據點。然后通過該點作一條斜率為-1／2的直線，就可得到MOSFET的UIS能力。任何位于該線右上方的工作點都代表超出器件UIS能力的工作狀態(tài)；而任何位于該線左下方的工作點都代表TJ(sTART)為25℃時器件UIS的能力范圍以內。提高TJ(sTART)值會使到斜線將向左下方移動。使用這個方法可以頗為準確地比較采用不同技術或來自不同供貨商的耐雪崩功率MOSFET的UIS能力。