摘 要：介紹了一種基于DSP芯片ADSP-TSl01S的圖像采集和處理系統(tǒng)，應(yīng)用于復(fù)雜條件下目標(biāo)的檢測(cè)。

關(guān)鍵詞：圖像采集和處理；DSP

引言

視頻目標(biāo)識(shí)別與跟蹤技術(shù)是當(dāng)今世界重要的研究課題，它幾乎涉及了圖像處理分析的各個(gè)方面。利用紅外成像實(shí)現(xiàn)目標(biāo)識(shí)別與跟蹤，在現(xiàn)代防御技術(shù)中具有重要的地位。由于紅外傳感器受到大氣熱輻射和作用距離遠(yuǎn)以及探測(cè)器噪聲等影響，用其探測(cè)到的目標(biāo)在紅外圖像上多呈現(xiàn)為對(duì)比度低的特點(diǎn)，尤其在復(fù)雜背景下小目標(biāo)常被淹沒在大量噪聲中。

本文介紹的就是一套基于DSP芯片ADSP-TSl01S的圖像采集和處理系統(tǒng)，用于實(shí)現(xiàn)復(fù)雜背景下動(dòng)目標(biāo)的檢測(cè)。

算法簡(jiǎn)介

一般來說，圖像中的噪聲往往和信號(hào)交織在一起，圖像的能量主要集中在其低頻部分，噪聲所在的頻段主要在高頻段，同時(shí)系統(tǒng)中所要提取的目標(biāo)邊緣信息也主要集中在其高頻部分，因此，如何去掉高頻干擾又同時(shí)保持邊緣信息，是我們研究的內(nèi)容。

本系統(tǒng)考慮的檢測(cè)算法研究主要包括兩個(gè)方面：一是圖像的平滑處理，即除去高頻的噪聲；二是從靜止或慢變的背景中檢測(cè)出運(yùn)動(dòng)目標(biāo)?，F(xiàn)有的圖像平滑處理方法大致有鄰域平均法、低通濾波法、多圖像平均法、自適應(yīng)平滑濾波法和中值濾波法等方法。幾種方法各有優(yōu)缺點(diǎn)和適用的場(chǎng)合。在硬件實(shí)現(xiàn)上用多圖像平均法實(shí)現(xiàn)起來會(huì)比較容易，即利用對(duì)同一景物的多幅圖像取平均值來消除噪聲產(chǎn)生的高頻成分。這種方法的困難在于如何難于把多幅圖像配準(zhǔn)起來，以便使相應(yīng)的像素能正確地對(duì)應(yīng)排列。試驗(yàn)表明，M幅圖像平均可把噪聲方差減小M倍。

從靜止或慢變的背景中檢測(cè)出運(yùn)動(dòng)目標(biāo)的方法主要有光流法和幀間差閾值法。由于噪聲、多光源、陰影、透明性和遮擋性等原因，使得計(jì)算出的光流場(chǎng)分布不是十分可靠和精確，光流場(chǎng)的計(jì)算實(shí)時(shí)性和實(shí)用性較差。幀間差閾值法速度快，易于硬件實(shí)現(xiàn)。其原理是：連續(xù)的視頻流場(chǎng)景具有連續(xù)性，若圖像沒有運(yùn)動(dòng)，則連續(xù)幀圖像之間變化很??；反之則會(huì)引起幀差，幀差圖像在對(duì)象的邊界處將具有較高的灰度值，而背景和對(duì)象內(nèi)部的像素點(diǎn)較暗，可以給幀差圖像設(shè)置門限將其二值化，這樣就能清晰地得到目標(biāo)的邊緣和運(yùn)動(dòng)軌跡。

硬件實(shí)現(xiàn)

根據(jù)算法要求來設(shè)計(jì)硬件系統(tǒng)。該系統(tǒng)可以分別對(duì)模擬視頻信號(hào)和數(shù)字視頻信號(hào)兩種輸入信號(hào)進(jìn)行處理，最后將處理后的數(shù)據(jù)轉(zhuǎn)化成模擬信號(hào)輸出，直接在監(jiān)視器上顯示出來。該系統(tǒng)主要包括兩個(gè)部分：模擬部分和數(shù)字部分。模擬部分分為視頻信號(hào)采集、同步分離和DA變換三個(gè)模塊；數(shù)字部分包括圖像的存儲(chǔ)、算法處理和系統(tǒng)控制三個(gè)模塊?？傮w原理框圖如圖1所不。

圖像采集模塊

圖像采集模塊由直流恢復(fù)電路、視頻放大電路和AD變換電路組成。各部分功能如下：

(1)直流恢復(fù)。電視信號(hào)在頻率域的頻帶是從零到6MHz，其中接近零頻率的信號(hào)屬于信號(hào)的平均分量，代表電視圖像的背景亮度。直流分量的喪失會(huì)使得圖像背景亮度不定，還使得電視信號(hào)的動(dòng)態(tài)范圍加大，也就增加了對(duì)通道動(dòng)態(tài)范圍的要求。并且還使同步脈沖和消隱脈沖的頂部不平，給同步分離帶來了困難。因此，在采樣前必須恢復(fù)圖像的直流分量。該部分設(shè)計(jì)使用直流恢復(fù)電路芯片EL4390CN，可以把直流分量鉗位在一個(gè)恒定電平上，適用的視頻信號(hào)帶寬范圍小于80MHz。在設(shè)計(jì)中，我們把電平鉗位在零電平上，即將零電平視為消隱電平。

(2)視頻放大。因?yàn)閿z像頭輸出的視頻信號(hào)只有1V(峰—峰值)，為保證轉(zhuǎn)換精度，在MD變換前要對(duì)模擬視頻信號(hào)進(jìn)行放大，實(shí)現(xiàn)調(diào)節(jié)圖像對(duì)比度的目的。設(shè)計(jì)中選用運(yùn)放芯片ADS031來搭建一個(gè)低通濾波的運(yùn)算放大電路。帶寬設(shè)為3MHz，增益為2。

(3)A／D變換電路。一般八位數(shù)字視頻信號(hào)就能滿足圖像灰度級(jí)要求，所以該部分采用高速模數(shù)轉(zhuǎn)換器芯片AD9057，它是具有采樣保持功能的8位高速、低功耗、低成本的模數(shù)轉(zhuǎn)換器，內(nèi)部參考電壓2．5V，最高采樣頻率可達(dá)120MHz。該系統(tǒng)要求圖像分辨率為320x240，所以選用速率為40MSPS的AD9057，采樣時(shí)鐘由FPGA產(chǎn)生(針對(duì)模擬視頻接口，時(shí)鐘為行頻鎖相信頻后的時(shí)鐘)，采樣有效期由FPGA控制行／列計(jì)數(shù)器決定。

同步分離模塊

同步分離部分包括同步分離電路和鎖相信頻電路兩部分。

同步分離電路是從輸入的模擬視頻信號(hào)中提取出行同步、場(chǎng)同步信號(hào)和奇偶場(chǎng)信號(hào)，送給控制模塊作為系統(tǒng)時(shí)序產(chǎn)生電路的基準(zhǔn)信號(hào)，用于控制后續(xù)電路。該部分選用同步分離電路芯片EL4583。EL4583芯片可以處理標(biāo)準(zhǔn)的NTSC、PAL和SECAM制式的視頻信號(hào)，工作在5V電壓下。允許峰峰值為0．5－2V的信號(hào)輸入。

鎖相電路主要是用鎖定行頻，將行頻倍頻后的時(shí)鐘輸出作為視頻模／數(shù)轉(zhuǎn)換器的采樣時(shí)鐘。我們選用芯片EL4584。EL4584可以鎖定頻率在36MHz以下的信號(hào)(包括視頻信號(hào))，兼容NTSC和PAL電視制式。這里通過調(diào)節(jié)EL4584的外圍電阻電容把行頻倍頻鎖定到需要的時(shí)鐘頻率上。該系統(tǒng)中把PAL制式的行頻15625Hz倍頻到13．5MHz送給FPGA。

D／A變換模塊

該部分主要是將處理完的數(shù)字信號(hào)模擬化，并與同步信號(hào)進(jìn)行疊加，形成標(biāo)準(zhǔn)的模擬視頻信號(hào)。再經(jīng)過運(yùn)算放大后直接在監(jiān)視器上輸出。選用視頻DAC芯片ADV7123。該芯片有三組10bit的數(shù)字信號(hào)輸入端，可以分別處理RGB信號(hào)。因?yàn)槲覀兲幚淼氖腔叶刃盘?hào)，只需利用其一組輸入，其他兩組接地。ADV7123另外還有三路輸入控制信號(hào)(CLOCK、BLANK、SYNC)，用于控制D／A時(shí)鐘、消隱信號(hào)和復(fù)合同步信號(hào)，均由FPGA產(chǎn)生。FPGA控制信號(hào)有效期、消隱期的長(zhǎng)短以及同步頭脈寬。運(yùn)算放大電路仍用AD8031，把模擬視頻信號(hào)幅度調(diào)整到理想值。

數(shù)據(jù)存儲(chǔ)模塊

數(shù)據(jù)的存儲(chǔ)主要由兩片F(xiàn)IFO和兩片SDRAM完成。

兩片F(xiàn)IFO作為一幀數(shù)據(jù)輸入和輸出的緩存。選用芯片IDT72V3690，存儲(chǔ)空間為32，768x36，讀寫時(shí)鐘可達(dá)166MHz。因?yàn)橐粠?20x240圖像數(shù)據(jù)量很大，一片IDT72V3690無法一次裝下一幀數(shù)據(jù)，可以分成四次中斷來傳輸一幀數(shù)。其讀寫時(shí)鐘也均由FPGA控制。

SDRAM用于多幀圖像數(shù)據(jù)的存儲(chǔ)。算法需要對(duì)多幀數(shù)據(jù)求均值和做幀差，需要保留連續(xù)的多幀數(shù)據(jù)。SDRAM芯片選用MT48LC4M32B2，有128Mb的存儲(chǔ)空間，32位數(shù)據(jù)線。兩片并用，分別接64bit數(shù)據(jù)總線的高低32bit。

主處理模塊

該系統(tǒng)的主要處理單元是DSP芯片。DSP芯片是為完成大量的實(shí)時(shí)計(jì)算而設(shè)計(jì)的，是數(shù)字信號(hào)處理系統(tǒng)的核心，正因?yàn)楦咚貲SP芯片的出現(xiàn)，使大量圖像數(shù)據(jù)的實(shí)時(shí)運(yùn)算成為可能。DSP芯片選用ADI公司的ADSP-TSl01S，工作時(shí)鐘300MHz。ADSP—TSl01S的片內(nèi)資源主要有：(1)雙運(yùn)算模塊，每個(gè)運(yùn)算模塊有一個(gè)ALU、一個(gè)乘法器、一個(gè)移位器及通信加速器；(2)雙整數(shù)ALU，提供數(shù)據(jù)尋址和指針操作；(3)6Mbits SRAM，分為MO、M1和M2共3部分；(4)3套相互獨(dú)立的32位地址、128位數(shù)據(jù)內(nèi)部總線，分別對(duì)應(yīng)連接內(nèi)部SRAM的MO、M1和M2；(5)程序控制器、中斷控制器和SDRAM控制器；(6)DMA控制器，共有14個(gè)DMA通道；(7)32位地址、64位數(shù)據(jù)的外部端口和4個(gè)鏈路口。其外設(shè)接口框圖如圖2所示。

檢測(cè)算法(包括多幀數(shù)據(jù)求平均、求幀差、閾值判斷和二值化)都在DSP內(nèi)完成。FIFO與DSP、DSP與SDRAM以及FIFO與SDRAM之間的數(shù)據(jù)傳輸都利用DMA方式。與n公司C62x和C67x系列DSP芯片相比，TSl01有FLYBY模式，支持外設(shè)到外設(shè)的直接數(shù)據(jù)傳輸，減小了DSP的負(fù)擔(dān)?；境绦蛄鞒倘鐖D3所示。

時(shí)序控制模塊

系統(tǒng)時(shí)序控制由FPGA完成。芯片選用EPF10K10AQC208，有576個(gè)邏輯單元，72個(gè)邏輯陣列塊，150個(gè)I／O管腳。時(shí)鐘由100MHz晶振提供。完成的時(shí)序控制功能包括：(1)產(chǎn)生DSP的啟動(dòng)時(shí)序；(2)對(duì)行同步和像素時(shí)鐘進(jìn)行計(jì)數(shù)，控制A／D和D／A時(shí)鐘有效期；(3)由輸入的視頻同步信號(hào)和時(shí)鐘信號(hào)以及DSP的讀寫信號(hào)來控制兩片F(xiàn)IFO的讀寫時(shí)序：(4)產(chǎn)生DSP的中斷信號(hào)；(5)為DSP外設(shè)分配片選空間。另外FPGA也對(duì)數(shù)據(jù)進(jìn)行預(yù)處理，以減小DSP的運(yùn)算量。

結(jié)語

該系統(tǒng)是一個(gè)通用的視頻處理平臺(tái)，可以外接模擬或數(shù)字兩種視頻信號(hào)，對(duì)視頻信號(hào)進(jìn)行實(shí)時(shí)處理，并將處理后的圖像輸出到監(jiān)視器上顯示。當(dāng)前在此系統(tǒng)平臺(tái)上完成的是復(fù)雜條件下目標(biāo)的檢測(cè)算法，圖像分辨率320x240。也可以用該系統(tǒng)實(shí)現(xiàn)其他圖像處理算法，處理的電視制式、圖像分辨率都可以自定義，有很高的靈活性。