我們提倡加強EDA和制造之間的聯系，正如布線一布局與綜合過去足兩種不同的工作一樣，隔閡始終會存在。由于時序和信號完整性問題相伴而存，我們不得不把它們緊密結合起來，以便計算出確切的延遲、功率和信號間的串擾，從而保證信號的完整性。只有在邏輯設計過程中考慮物理特性，才有可能做到這一點。