徐義忠，曾艷麗，孫 超，蘇 鑫，宋云鵬

（1.國機(jī)傳感科技有限公司，遼寧沈陽 110043；2.遼河油田油氣集輸公司，遼寧盤錦 124010）

管道運(yùn)輸作為一種安全、經(jīng)濟(jì)的運(yùn)輸方式，被廣泛應(yīng)用于天然氣、石油等能源的運(yùn)輸。但由于長時間的介質(zhì)腐蝕和磨損，管道會出現(xiàn)一定程度的損傷，甚至可能發(fā)生重大泄漏爆炸事故，因此管道的安全關(guān)系著國家經(jīng)濟(jì)發(fā)展及人民生命財產(chǎn)的安全。隨著油氣管道完整性理念的興起[1]，管道內(nèi)檢測技術(shù)迅速發(fā)展，當(dāng)前國內(nèi)所應(yīng)用的智能內(nèi)檢測器以漏磁檢測技術(shù)（MFL）為典型代表，經(jīng)過40 多年的發(fā)展，得到了廣泛應(yīng)用，為管道安全運(yùn)行和科學(xué)管理提供了重要決策依據(jù)[2]。其中，軸向漏磁檢測技術(shù)發(fā)明最早并最為成熟，繼之又出現(xiàn)了橫向漏磁檢測技術(shù)、三維探頭檢測技術(shù)、超高清晰度的全斷面漏磁檢測技術(shù)[3-4]。檢測技術(shù)的快速發(fā)展和檢測需求的提出，需要采集大量電磁信號數(shù)據(jù)來支撐，導(dǎo)致大量的數(shù)據(jù)需要存儲，對采集系統(tǒng)的速度及兼容性要求極高。因此，設(shè)計一套高水平、高標(biāo)準(zhǔn)、高效率的智能化管道數(shù)據(jù)采集系統(tǒng)尤為重要[5]。

發(fā)揮ARM+Linux 高速多任務(wù)及FPGA 高速并行優(yōu)勢，設(shè)計實(shí)現(xiàn)管道內(nèi)檢測數(shù)據(jù)的高速并行采集、存儲和顯示，多次成功應(yīng)用在長距離管道內(nèi)檢測中[6]。

1 系統(tǒng)結(jié)構(gòu)設(shè)計

1.1 系統(tǒng)總體框圖

在該系統(tǒng)中，F(xiàn)PGA 主要負(fù)責(zé)數(shù)據(jù)采集和數(shù)據(jù)傳輸[7]，ARM 主要負(fù)責(zé)數(shù)據(jù)接收、數(shù)據(jù)存儲和數(shù)據(jù)上傳以及和上位機(jī)通信。通過例化的多路SPI 和I2C 接口FPGA 實(shí)時采集探頭傳感器和外設(shè)數(shù)據(jù)，按一定的數(shù)據(jù)格式緩存于SDRAM 中，然后通過USB FIFO將數(shù)據(jù)傳遞給ARM，ARM 再通過FatFS 文件系統(tǒng)按一定的文件名稱和格式將采集數(shù)據(jù)存儲到TF 卡組。串口用于編程調(diào)試，USB3.0 既可用于下載移植Linux 系統(tǒng)，也可用于上傳模式下將TF 掛載到PC端，進(jìn)行數(shù)據(jù)高速上傳。網(wǎng)口用于調(diào)試模式下連接上位機(jī)軟件，可以實(shí)時顯示探頭傳感器和外設(shè)的狀態(tài)[8-9]。系統(tǒng)總體框圖如圖1 所示。

圖1 系統(tǒng)總體框圖

1.2 核心部件選型

FPGA 芯片選用Intel Altera 公司Cyclone 系列的EP4CE15F23（15,408LEs，504 kbit RAM，56 Embedded 18×18 multipliers，20 Global Clock Networks，343 user I/O，4PLLs），支持各種高速外接存儲器接口，支持各種標(biāo)準(zhǔn)的I/O，高速差分I/O，具有豐富的外部資源以及支持多種高性能標(biāo)準(zhǔn)。外部時鐘源頻率為50 MHz，外接一片HY57V2562GTR（16M×16Bit）SDRAM，能夠滿足速度和數(shù)據(jù)緩存的需求。

ARM 芯片選用NXP 公司的i.MX6ULL，其是一款高性能、超高效的處理器，采用恩智浦先進(jìn)的單ARM Cortex-A7 內(nèi)核實(shí)現(xiàn)，運(yùn)行速度高達(dá)792 MHz。i.MX6ULL 包含集成電源管理模塊，可降低外部電源的復(fù)雜性并簡化電源排序。該系列中的每個處理器都提供各種內(nèi)存接口，包括LPDDR2、DDR3、DDR3L、原始的和管理的NAND Flash、NOR Flash、eMMC、Quad SPI，以及用于連接外圍設(shè)備的各種其他接口，例如WLAN、藍(lán)牙?、GPS、顯示器和相機(jī)傳感器。i.MX6ULL 功能框圖如圖2 所示。

圖2 NXP i.MX6ULL功能框圖

i.MX6ULL 處理器的特性包括[10]：

1）單核ARM Cortex-A7——單核A7 提供了一種經(jīng)濟(jì)高效的解決方案。

2）多級存儲系統(tǒng)——處理器的多級存儲系統(tǒng)基于L1 指令和數(shù)據(jù)緩存、L2 緩存以及內(nèi)部和外部存儲器。該處理器支持多種類型的外部存儲設(shè)備，包括DDR3、低壓DDR3、LPDDR2、NOR 閃存、NAND 閃存（MLC 和SLC）、OneNAND ?、Quad SPI 和管理的NAND，包括最高4.4/4.41/4.5 版的eMMC。

3）智能速度技術(shù)——在整個IC 中實(shí)施的電源管理，使多媒體功能和外圍設(shè)備在活動和各種低功耗模式下都消耗最少的功率。

4）動態(tài)電壓和頻率縮放——通過縮放電壓和頻率來優(yōu)化設(shè)備的電源效率以優(yōu)化性能。

5）多媒體動力源——多級緩存系統(tǒng)、NEON?MPE（媒體處理器引擎）協(xié)處理器、可編程智能DMA(SDMA)控制器、異步音頻采樣率轉(zhuǎn)換器、電泳顯示器(EPD)控制器和像素處理流水線(PXP)增強(qiáng)了處理器的多媒體性能，以支持2D 圖像處理，包括顏色空間轉(zhuǎn)換、縮放、alpha 混合和旋轉(zhuǎn)。

6）2 個以太網(wǎng)接口——2 個10/100 MB/s 以太網(wǎng)控制器。

7）人機(jī)界面——每個處理器支持一個數(shù)字并行顯示界面。

8）接口靈活——每個處理器都支持連接到各種接口：兩個帶PHY 的高速USB OTG、多個擴(kuò)展卡端口（高速M(fèi)MC/SDIO 主機(jī)和其他）、兩個帶PHY 的12位ADC 模塊多達(dá)10 個輸入通道和兩個CAN 端口。

9）高級安全性——處理器提供支持硬件的安全功能，可實(shí)現(xiàn)安全電子商務(wù)、數(shù)字版權(quán)管理(DRM)、信息加密、安全啟動、AES-128 加密、SHA-1、SHA-256硬件加速引擎和安全軟件下載。

10）集成電源管理——處理器集成線性穩(wěn)壓器并在內(nèi)部為不同域生成電壓電平，這顯著簡化了系統(tǒng)電源管理結(jié)構(gòu)。

在該系統(tǒng)中，i.MX6ULL 配置了512 MB DDR3 作為內(nèi)存，512 MB NAND 作為系統(tǒng)和用戶程序存儲，同時移植了Linux 操作系統(tǒng)[10]。

2 系統(tǒng)典型電路

2.1 FIFO轉(zhuǎn)USB電路

FIFO 轉(zhuǎn)USB 電路的芯片選用飛特帝亞公司（FTDI）的FT232H，F(xiàn)T232H 高速單通道橋接芯片以USB 高速(60 MB/s)運(yùn)行，具有靈活的串行接口或并行FIFO 接口，數(shù)據(jù)傳輸速率高達(dá)40 MB/s。使用串行EEPROM 接口，該設(shè)備可以被配置為各種異步和同步串行標(biāo)準(zhǔn)，例如JTAG、SPI、I2C 和UART 以及同步和異步并行FIFO 接口。該設(shè)備還具有新的同步、半雙工FT1248 總線，它允許利用1、2、4 或8 條數(shù)據(jù)線以達(dá)到30 MB/s。I/O 結(jié)構(gòu)端口電壓為3.3 V，具有5 V 耐壓，與FPGA 接口相連時具有更大的靈活性。FIFO 轉(zhuǎn)USB 電路如圖3 所示。

圖3 FIFO轉(zhuǎn)USB電路

FT232H 將FPGA 采集的暫存在SDRAM 里的信息通過FIFO 取出轉(zhuǎn)成USB 格式發(fā)送給ARM，完成FPGA 和ARM 之間的數(shù)據(jù)傳遞[11]。

2.2 網(wǎng)口轉(zhuǎn)USB電路

網(wǎng)口轉(zhuǎn)USB 電路的芯片選用亞信公司（AXIS）的AX88179。AX88179 是一款低價、小封裝、高性能、高集成度、即插即用的USB 3.0 轉(zhuǎn)千兆以太網(wǎng)單芯片，支持超節(jié)能以太網(wǎng)(EEE)標(biāo)準(zhǔn)及低功耗的數(shù)字信號處理(DSP)技術(shù)，可應(yīng)用于任何具備標(biāo)準(zhǔn)USB 端口的嵌入式系統(tǒng)，僅需單25 MHz 時鐘即可正常工作。網(wǎng)口轉(zhuǎn)USB 電路如圖4 所示。

圖4 網(wǎng)口轉(zhuǎn)USB電路

AX88179 用于連接ARM 和上位機(jī)軟件，調(diào)試時可以將來自上位機(jī)軟件的命令傳送給ARM，對系統(tǒng)進(jìn)行設(shè)置，也可以將ARM 接收的數(shù)據(jù)傳送到上位機(jī)進(jìn)行解析，以便實(shí)時了解探頭傳感器和外設(shè)的狀態(tài)[12-13]。

2.3 USB HUB電路

USB HUB 電路的芯片選用臺灣湯銘的FE8.1。FE8.1 是一款高度集成、高質(zhì)量、極小體積、極低功耗的高速四口USB HUB 集線器控制器，是USB 兩端口集線器高性能的解決方案，是嵌入式的最佳選擇。USB HUB 電路如圖5 所示。

圖5 USB HUB電路

FE8.1 整合下游網(wǎng)口轉(zhuǎn)USB 電路和FIFO 轉(zhuǎn)USB電路的數(shù)據(jù)與上游的ARM 進(jìn)行交換。

2.4 寫入和讀取切換電路

數(shù)據(jù)的寫入和讀取切換電路的芯片選用德州儀器（TI）的HD3SS6126。HD3SS6126 器件是一款針對USB 應(yīng)用而設(shè)計的高速無源開關(guān)，用于將超高速USB RX 和TX 以及USB 2.0 DP 和DM 信號從源位置路由到目標(biāo)位置，反之亦然。寫入和讀取切換電路如圖6 所示。

圖6 寫入和讀取切換電路

數(shù)據(jù)采集時，ARM 通過SEL 切換到存儲模塊，將數(shù)據(jù)存儲到TF 卡中；數(shù)據(jù)上傳時，切換到USB3.0，將TF 卡掛載到電腦，就可以將存儲的數(shù)據(jù)拷貝出來進(jìn)行分析。

3 系統(tǒng)軟件開發(fā)和測試結(jié)果

該系統(tǒng)的軟件主要包括三大部分：FPGA 程序主要用于數(shù)據(jù)的采集和傳送，定時采集探頭傳感器的數(shù)據(jù)，按一定的幀格式傳遞給ARM；ARM 程序主要用于數(shù)據(jù)的接收和存儲，接收到FPGA 發(fā)送的數(shù)據(jù)后，一方面將數(shù)據(jù)存儲在TF 卡組，另一方面可以和上位機(jī)軟件通信，接收上位機(jī)的命令和將采集數(shù)據(jù)傳送給上位機(jī)；上位機(jī)軟件主要用于采集數(shù)據(jù)的顯示，將ARM 發(fā)送的數(shù)據(jù)解析后顯示，操作者可以實(shí)時查看系統(tǒng)參數(shù)和探頭傳感器的狀態(tài)，也可以將對系統(tǒng)參數(shù)的設(shè)置指令傳送給ARM。具體的系統(tǒng)軟件結(jié)構(gòu)框圖如圖7 所示。

圖7 系統(tǒng)軟件結(jié)構(gòu)框圖

3.1 FPGA軟件

上電復(fù)位后，F(xiàn)PGA 通過SPI 接口接收ARM 的指令，解析后按照相應(yīng)的指令執(zhí)行；當(dāng)收到開始采集信號后，按照設(shè)定的頻率發(fā)送采集使能信號，啟動探頭傳感器的信號采集，將采集到的數(shù)據(jù)按照一定的幀格式存入SDRAM，一幀結(jié)束后通過FT232H 傳遞給ARM。當(dāng)收到停止采集信號后，停止發(fā)送采集使能信號，再次進(jìn)入等待狀態(tài)[14-16]。FPGA 程序框圖如圖8 所示。FPGA 程序流程圖如圖9 所示。

圖8 FPGA程序框圖

圖9 FPGA程序流程圖

3.2 ARM軟件

上電后，裁剪適配的Linux 系統(tǒng)[17-19]啟動，完成各項(xiàng)基本配置后自動執(zhí)行用戶程序，判別是調(diào)試模式還是存儲模式。如果是調(diào)試模式，則通過網(wǎng)口連接到上位機(jī)，啟動采集后將各探頭傳感器的信息顯示在上位機(jī)上，從而可以實(shí)時檢查各探頭傳感器的狀況；如果是存儲模式，則一直監(jiān)測里程信息，如果符合采集條件，就會啟動采集，將接收到的USB FIFO 數(shù)據(jù)按一定格式存入TF卡組。ARM程序流程圖如圖10所示。

圖10 ARM程序流程圖

3.3 上位機(jī)軟件

上位機(jī)軟件采用Python 編寫[20]，用以太網(wǎng)和ARM 連接，連接成功后可以對系統(tǒng)的一些參數(shù)如電池使用時間和系統(tǒng)時間等進(jìn)行設(shè)置，參數(shù)回傳到ARM，保存到Flash 里；可以點(diǎn)擊采集按鈕，通過ARM 向FPGA 發(fā)送采集使能，將探頭和傳感器采集的數(shù)據(jù)進(jìn)行解析后[21-24]實(shí)時顯示在上位機(jī)上，便于對整個系統(tǒng)進(jìn)行調(diào)試；系統(tǒng)數(shù)據(jù)采集完畢后，也可以利用上位機(jī)軟件發(fā)送命令，讓ARM 通過USB 將TF 卡組掛載到電腦，以便將采集的數(shù)據(jù)拷貝出來進(jìn)行分析。上位機(jī)程序流程圖如圖11 所示。

圖11 上位機(jī)程序流程圖

4 結(jié)束語

該系統(tǒng)已經(jīng)在40 吋及以下漏磁管道檢測器中成功應(yīng)用，采樣頻率可達(dá)4 kHz，存儲空間可達(dá)8 TB，存儲時間可達(dá)100 h，可搭接至多120 個三軸周向全覆蓋漏磁探頭，120 個測徑探頭，改變了以往MCU 控制器系統(tǒng)采樣率不高、接口不夠豐富的弊端，應(yīng)對40吋及以下尺寸檢測器的超高清檢測數(shù)據(jù)量完全沒有問題。

為了適應(yīng)更大尺寸內(nèi)檢測器需要，主要在ARM的主頻和內(nèi)核數(shù)量以及存儲容量和存取速度上加以改進(jìn)，可以選用更為高級的內(nèi)嵌ARM 硬核的FPGA芯片作為主控芯片，其本身具有豐富的接口資源，主頻高，還可多核操作，可以簡化設(shè)計，提高可靠性；以硬盤作為存儲介質(zhì)，以千兆網(wǎng)口作為讀取接口，既能提高系統(tǒng)的存儲可靠性，增大存儲容量，又能提高數(shù)據(jù)的存取速度。