劉 丹， 劉 毅， 黃中浩， 高坤坤， 吳 旭， 田茂坤， 王 愷，張 超， 王 瑞， 閔泰燁， 馮家海， 方 亮

(1. 重慶京東方光電科技有限公司，重慶 400700； 2. 重慶大學(xué) 物理學(xué)院，重慶 400044； 3. 中國(guó)科學(xué)院 重慶綠色智能技術(shù)研究院，重慶 400714)

1 引 言

薄膜晶體管液晶顯示器(Thin Film Transistor-Liquid Crystal Display，TFT-LCD)因其色彩逼真、畫質(zhì)清晰、輕薄節(jié)能等優(yōu)點(diǎn)，取代了CRT顯示器。經(jīng)過近十幾年的發(fā)展，TFT-LCD在顯示技術(shù)中占據(jù)了重要地位，可對(duì)應(yīng)大、中、小各型尺寸顯示。隨著顯示技術(shù)的不斷發(fā)展，近些年出現(xiàn)了有機(jī)發(fā)光二極管(Organic Light Emitting Diode, OLED)、量子點(diǎn)發(fā)光二極管(Quantum Light Emitting Diode, QLED)、Mini-LED、Micro-LED等新型顯示技術(shù)。OLED具有響應(yīng)快、輕薄、柔性化等特點(diǎn)，將逐步發(fā)展成為主流顯示技術(shù)。但OLED對(duì)環(huán)境敏感，可靠性差，制程良率低，且制造成本高，目前該技術(shù)適用于中小型尺寸顯示。由此可以預(yù)見，在未來的一段時(shí)期，TFT-LCD將和OLED共存，二者相互競(jìng)爭(zhēng)發(fā)展[1-3]。QLED顯示屬于電致發(fā)光，其器件的結(jié)構(gòu)與OLED類似，最大的區(qū)別在于OLED的有機(jī)發(fā)光層是有機(jī)材料，而QLED的發(fā)光層是無機(jī)材料。無機(jī)材料的可靠性優(yōu)于有機(jī)材料，理論上QLED有著更好的環(huán)境適應(yīng)性。QLED技術(shù)目前還處于研發(fā)階段，未量產(chǎn)。Mini-LED和Miro-LED屬于LED型顯示，Mirco-LED的像素更小，技術(shù)難度更大。Mini-LED目前已經(jīng)商業(yè)化，Micro-LED預(yù)計(jì)在未來2～5年實(shí)現(xiàn)商業(yè)化[3]。新型顯示技術(shù)也同TFT-LCD進(jìn)行交叉融合，進(jìn)一步提升TFT-LCD顯示性能。QLED技術(shù)已應(yīng)用于TFT-LCD的背光源，該技術(shù)與LED背光源相比，可提供更純的三基色，使得顯示的顏色更真實(shí)，色域更廣闊。三星、TCL已經(jīng)推出QLED背光源電視。Mini-LED技術(shù)同樣可以應(yīng)用于TFT-LCD的背光源，Mini-LED背光源可實(shí)現(xiàn)局部調(diào)光，使TFT-LCD達(dá)到OLED的顯示效果[2-3]。

重慶京東方生產(chǎn)的高開口率高級(jí)超維場(chǎng)轉(zhuǎn)化型液晶顯示器(High aperture advanced super dimensional switching, HADS)用于筆記本電腦。HADS產(chǎn)品的TFT屬于底柵結(jié)構(gòu)，其制程依次是：柵極(Gate)、非晶硅層(Active)、像素電極(PXL ITO)、源極和漏極(Source和Drain，SD電極)、鈍化層(Passivation，PVX)、公共電極(Common ITO)，共經(jīng)歷6次光刻[4]。柵極依次采用磁控濺射成膜、光刻、濕法刻蝕制得，柵極在截面方向形成梯形狀臺(tái)階，有坡度角(Profile)，坡度角受膜厚、光刻、刻蝕等參數(shù)的影響[5]。柵極和有源層之間覆蓋著柵極絕緣層(Gate Insulator，GI層)，GI層由SiNx構(gòu)成，其采用化學(xué)氣相沉積(Chemical Vapor Deposition，CVD)方法制得。覆蓋在柵極臺(tái)階處的SiNx，沿水平方向有著厚度，沿著豎直方向也有厚度，水平方向的厚度與豎直方向厚度的比值為臺(tái)階覆蓋率(Step Coverage，柵極坡度角處水平方向絕緣層厚度與豎直方向絕緣層厚度之比)[6]。如果柵極的臺(tái)階覆蓋率偏低，意味著柵極臺(tái)階處水平方向的GI層較薄，在此方向可能有短路的風(fēng)險(xiǎn)，進(jìn)而導(dǎo)致產(chǎn)品良率下降。在柵極坡度角不變的情況下，可以通過調(diào)整CVD工藝制程參數(shù)的調(diào)整來獲得較大的臺(tái)階覆蓋率，進(jìn)而規(guī)避風(fēng)險(xiǎn)[6-8]。然而，隨著工藝數(shù)的變化，柵極坡度角會(huì)發(fā)生變化[5]，柵極坡度角對(duì)GI層臺(tái)階覆蓋率的影響以及該影響與后續(xù)制程、產(chǎn)品良率的關(guān)系卻未見報(bào)道。

本文結(jié)合重慶京東方生產(chǎn)的15.6HADS產(chǎn)品的TFT工藝制程，通過工藝的調(diào)整獲得不同坡度角的柵極，然后將不同坡度角的柵極樣品制備成TFT器件。通過此實(shí)驗(yàn)，研究了柵極坡度角對(duì)GI層臺(tái)階覆蓋率的影響。在此基礎(chǔ)上，明確了柵極坡度角對(duì)后續(xù)的SD電極刻蝕的影響，推測(cè)并證實(shí)了柵極坡度角與TFT制程中柵極腐蝕的關(guān)系。最后，針對(duì)柵極坡度角偏大帶來的不利影響提出改善方案。

2 實(shí) 驗(yàn)

2.1 實(shí)驗(yàn)流程

實(shí)驗(yàn)在京東方8.5代線的15.6HADS產(chǎn)品的工藝流程中進(jìn)行，該產(chǎn)品的TFT器件結(jié)構(gòu)和制程順序如圖1所示。在柵極階段，通過膜厚、刻蝕液種類、刻蝕時(shí)間的變化，獲得不同坡度角的柵極。將不同柵極坡度角的樣品分為A和B兩種類型，A類型樣品包含了柵極膜厚、坡度角的變化，該類樣品隨后進(jìn)行柵極絕緣層(Gate Insulator，GI)成膜。按照工藝制程順序，GI膜層又可以細(xì)分為3層，依次是快速GI膜層(Fast Gate Insulator，F(xiàn)GI)、高速GI膜層(GI in High Speed，GH)、低速GI膜層(GI in low speed，GL)。GL層與a-Si接觸，故謝振宇等人將GL層稱作柵界面SiNx層[6]。GI分層情況如圖2所示。在柵極坡度角位置，F(xiàn)GI在水平和豎直方向的厚度依次為0.249 6 μm和0.266 3 μm，水平厚度與豎直厚度之比為臺(tái)階覆蓋率，F(xiàn)GI的覆蓋率為93.7%。同理，整個(gè)GI在該處水平和豎直方向的厚度為0.338 8 μm和0.365 5 μm，對(duì)應(yīng)的覆蓋率為92.7%。FGI和GI的覆蓋率參數(shù)接近，采用FGI的覆蓋率反映整個(gè)GI的覆蓋率。A類樣品僅完成FGI成膜，然后對(duì)樣品進(jìn)行切片，并采用掃描電子顯微鏡(Scan Electronic Microscope，SEM)進(jìn)行微觀形貌測(cè)試。在截面方向上，采用SEM觀察覆蓋有FGI膜層的柵極形貌，測(cè)試柵極臺(tái)階處FGI膜層的水平厚度和豎直厚度，然后換算獲得臺(tái)階覆蓋率數(shù)據(jù)，以此研究柵極膜厚和坡度角對(duì)FGI層臺(tái)階覆蓋率的影響。B類樣品的柵極膜厚相同，只是經(jīng)歷不同的刻蝕液和刻蝕時(shí)間，最終導(dǎo)致柵極坡度角不同。B類樣品按照15.6HADS產(chǎn)品的工藝流程進(jìn)行器件制備，在SD電極制備階段，測(cè)試SD膜層經(jīng)光刻后的光刻膠在臺(tái)階處和非臺(tái)階處的顯影后關(guān)鍵尺寸(Development Inspection Critical Dimension，DICD)，然后進(jìn)行SD刻蝕、光刻膠剝離，再對(duì)樣品在同樣的位置測(cè)試電極的最終關(guān)鍵尺寸(Final Inspection Critical Dimension，簡(jiǎn)稱FICD)。在TFT行業(yè)，DICD與FICD之差稱作Bias或CD Bias，其代表刻蝕程度，該值越大則刻蝕程度越大。對(duì)于同一個(gè)樣品，臺(tái)階處和非臺(tái)階處的Bias差異代表不同位置的刻蝕程度差異，也即臺(tái)階對(duì)刻蝕程度的影響；對(duì)于不同的樣品，柵極坡度角不同，臺(tái)階處的Bias差異代表柵極坡度角對(duì)臺(tái)階處刻蝕影響程度的差異。DICD、FICD與工藝制程的關(guān)系如圖3所示，臺(tái)階處和非臺(tái)階處的位置如圖4所示，CD1代表臺(tái)階位置，下方的CD2代表非臺(tái)階位置。

圖1 TFT器件結(jié)構(gòu)及制程順序示意圖Fig.1 Diagram of TFT device and process sequence

圖2 GI分層(a,b)與覆蓋示意圖(c)Fig.2 Diagram of GI layer (a,b) and its coverage (c)

圖3 DICD和FICD測(cè)試在工藝制程中的流程Fig.3 Process flow for measurement of DICD and FICD

圖4 SD層關(guān)鍵尺寸測(cè)量位置Fig.4 Measuring position of critical dimension for SD layer

完成上述實(shí)驗(yàn)，明確柵極坡度角對(duì)FGI覆蓋性和SD刻蝕差異影響，在此基礎(chǔ)上提出柵極坡度角偏大導(dǎo)致GI臺(tái)階覆蓋惡化，臺(tái)階處GI厚度變薄，最終導(dǎo)致腐蝕介質(zhì)侵入造成柵極腐蝕的假設(shè)。將柵極腐蝕樣品進(jìn)行切片，采用SEM進(jìn)行截面測(cè)試，對(duì)比腐蝕區(qū)域與非腐蝕區(qū)域的柵極坡度角差異，對(duì)假設(shè)進(jìn)行驗(yàn)證。

2.2 實(shí)驗(yàn)樣品

實(shí)驗(yàn)共分3部分，如表1所示。對(duì)于區(qū)塊一，通過不同的磁控濺射時(shí)間獲得柵極膜厚差異，通過變更刻蝕液種類和刻蝕時(shí)間獲得不同的柵極坡度角。待該組樣品完成FGI成膜后，在每個(gè)樣品上均勻取9個(gè)部位，進(jìn)行SEM測(cè)試，用最終的均值反應(yīng)臺(tái)階覆蓋率。對(duì)于區(qū)塊二，DICD和FICD，采用TFT產(chǎn)線的HTCD設(shè)備進(jìn)行測(cè)試。HTCD設(shè)備采用非接觸成像與像素分析的技術(shù)手段進(jìn)行測(cè)量，每張玻璃基板測(cè)試54個(gè)點(diǎn)位，并獲得54個(gè)數(shù)據(jù)，通過54個(gè)數(shù)據(jù)的平均值反應(yīng)測(cè)試情況。區(qū)塊三中的樣品屬于15.6HADS的產(chǎn)品，在實(shí)際量產(chǎn)過程中遇到柵極腐蝕的問題，通過重慶京東方的良率管理系統(tǒng)(Yield Management System，YMS)確定腐蝕發(fā)生的位置，對(duì)這些位置進(jìn)行標(biāo)注，并切片取樣；同時(shí)對(duì)未發(fā)生柵極腐蝕的位置進(jìn)行標(biāo)注并取樣；然后對(duì)兩組樣品進(jìn)行SEM測(cè)試，對(duì)比柵極坡度角，獲得柵極腐蝕與柵極坡度角的關(guān)系。

表1 制程實(shí)驗(yàn)條件Tab.1 Experiment split of process

3 實(shí)驗(yàn)結(jié)果及分析

3.1 柵極膜厚和坡度角對(duì)GI層臺(tái)階覆蓋率的影響

柵極是MoNb/Cu復(fù)合結(jié)構(gòu)膜層，MoNb作為緩沖層沉積在玻璃基板上，然后Cu再沉積到MoNb上面。MoNb可以增加Cu與玻璃基板的粘附力。當(dāng)柵極的Cu厚度保持300 nm時(shí)，不同柵極坡度角對(duì)應(yīng)FGI膜層臺(tái)階覆蓋的微觀形貌如圖5所示，圖(a)對(duì)應(yīng)的柵極坡度角比圖(b)大，對(duì)于臺(tái)階位置水平方向上的GI厚度而言，圖(b)的水平厚度更大。

圖5 FGI覆蓋臺(tái)階的微觀形貌。(a)較大的柵極坡度角；(b)較小的柵極坡度角。Fig.5 Micro-morphology of FGI covering the step. (a) Larger profile; (b)Smaller profile.

在柵極膜厚保持300 nm條件下，柵極坡度角與臺(tái)階覆蓋率的變化趨勢(shì)如圖6所示。柵極坡度角增加，F(xiàn)GI膜層的臺(tái)階覆蓋率逐漸下降，且下降的斜率存在階段性差異，坡度角58°是下降斜率的拐點(diǎn)。如果坡度角不高于58°，臺(tái)階覆蓋率下降速率快；坡度角高于58°，臺(tái)階覆蓋率緩慢下降。在坡度角約為55°時(shí)，臺(tái)階覆蓋率接近100%，此時(shí)臺(tái)階處的FGI膜層水平厚度與豎直厚度持平。

圖6 柵極厚度300 nm下坡度角與FGI覆蓋率關(guān)系Fig.6 Relationship between gate profile and FGI coverage in fixed gate thickness of 300 nm

不同柵極膜厚和坡度角樣品與FGI層覆蓋率對(duì)應(yīng)情況如表2所示。從表中可以看出，當(dāng)柵極膜厚固定時(shí)，柵極坡度角和FGI層覆蓋率是負(fù)相關(guān)關(guān)系。將柵極膜厚和坡度角視作自變量，將FGI的覆蓋率視作因變量，采用三維做圖，情況如圖7所示。通過對(duì)三維視圖進(jìn)行旋轉(zhuǎn)，可以看出臺(tái)階覆蓋率隨著坡度角的變化而變化，同柵極膜厚并無明顯的變化趨勢(shì)。采用Minitab對(duì)上述兩個(gè)自變量和一個(gè)因變量采用主效應(yīng)分析，明確兩個(gè)自變量對(duì)因變量的影響程度。主效應(yīng)分析情況如圖8所示，可以看出膜厚對(duì)FGI覆蓋率的影響不超過10%，可以忽略，坡度角的影響程度最大。

表2 不同柵極膜厚、坡度角下的FGI覆蓋率Tab.2 FGI coverage in different gate thickness and profile

續(xù) 表

圖7 不同柵極膜厚(a)、坡度角(b)下FGI覆蓋率的三維視圖。Fig.7 Three dimension view of FGI coverage in different gate thickness (a) and profile (b)

圖8 柵極膜厚、坡度角關(guān)于FGI覆蓋率的主效應(yīng)分析。Fig.8 Main effect analysis of gate thickness and profile on FGI coverage

柵極坡度角是影響FGI覆蓋率的主要因素，采用線性回歸模型對(duì)表2中的數(shù)據(jù)進(jìn)行分析，并建立單元線性回歸模型，情況如圖9所示。線性模型可以解釋96%的變異，模型有效，該線性模型對(duì)柵極膜厚280～500 nm適用。為確保FGI的臺(tái)階覆蓋率達(dá)到100%，將該數(shù)值帶入圖中的方程，計(jì)算得到對(duì)應(yīng)的柵極坡度角為58°。為了保證臺(tái)階處水平方向上的FGI膜層不減薄，柵極坡度角不應(yīng)超過58°。

圖9 FGI覆蓋率關(guān)于柵極坡度角的回歸方程Fig.9 Regression equation between FGI coverage and gate profile

3.2 柵坡度角對(duì)臺(tái)階處SD刻蝕的影響

柵極形成臺(tái)階，GI層覆蓋在柵極上亦形成臺(tái)階，SD膜層亦會(huì)蓋在GI臺(tái)階之上。這樣，SD層也存在臺(tái)階覆蓋率，如果臺(tái)階的角度偏大，臺(tái)階處的SD膜層在水平方向上就會(huì)偏薄。該情況如圖10所示，豎直方向上的SD膜厚為n，水平方向上的厚度為m。結(jié)合圖4所示，位置CD1處的SD線下方無臺(tái)階，其厚度為n；位置CD3處存在臺(tái)階，那么該處的SD膜層在水平方向的厚度為m。

圖10 臺(tái)階處的SD層覆蓋示意圖Fig.10 Diagram of SD covering at the step

當(dāng)臺(tái)階坡度角偏大時(shí)，臺(tái)階處的SD膜層水平厚度m小于豎直厚度n，即SD膜層減薄。當(dāng)SD膜層減薄之后，在同樣的刻蝕條件下，臺(tái)階處的刻蝕程度會(huì)增加。對(duì)于同一個(gè)樣品，經(jīng)歷的工藝制程相同，同一個(gè)樣品的臺(tái)階與非臺(tái)階處的SD CD Bias差異反應(yīng)出刻蝕程度的差異。如表3所示，在同一個(gè)樣品前提下，臺(tái)階處的SD CD Bias始終大于非臺(tái)階處的數(shù)值，這表明臺(tái)階處的刻蝕程度更大，因同一個(gè)樣品經(jīng)歷的刻蝕條件一樣，可以反推出臺(tái)階處的SD膜層因坡度角而減薄了。

表3 臺(tái)階處與非臺(tái)階處的SD CD Bias情況Tab.3 SD CD Bias at step and non-step position

對(duì)于臺(tái)階位置處的SD，可以通過降低柵極坡度角的方式減小刻蝕程度。圖11所示為不同柵極坡度角對(duì)應(yīng)的臺(tái)階處SD CD Bias情況。柵極坡度角分為B4和B5兩類，且B4的坡度角為61°，B5坡度角為46°；其中B4類別的樣品有3個(gè)，B5樣品有4個(gè)，用B4-1～B4-3表示。B4對(duì)應(yīng)的SD Bias在1.74 μm附近，B5對(duì)應(yīng)的SD Bias比B4樣品約小0.1。對(duì)于細(xì)線化產(chǎn)品(如手機(jī)屏幕)，因SD線寬度小，臺(tái)階處斷線(TFT行業(yè)稱之為step open)發(fā)生率高于其他尺寸產(chǎn)品(如筆記本電腦屏幕、電視屏幕)。如果采用變更刻蝕液的方式來降低臺(tái)階處斷線風(fēng)險(xiǎn)，成本太高；如果不變更刻蝕液而采用降低柵極坡度角的方式降低臺(tái)階處的CD Bias，進(jìn)而規(guī)避臺(tái)階處斷線風(fēng)險(xiǎn)，可提升細(xì)線化產(chǎn)品的良率，帶來經(jīng)濟(jì)收益；同時(shí)，臺(tái)階處CD Bias降低。這可以使得光刻到刻蝕的等待時(shí)間(TFT行業(yè)稱之為Q-time)適當(dāng)延長(zhǎng)，緩解生產(chǎn)運(yùn)營(yíng)的壓力。

圖11 不同柵極坡度角臺(tái)階位置的SD刻蝕程度Fig.11 Etching degree of SD layer at step position for different gate profile

3.3 柵極坡度角與柵極腐蝕的關(guān)系

對(duì)于TFT器件是Cu電極的產(chǎn)品，在制程中會(huì)遇到柵極腐蝕的情況。量產(chǎn)條件下，完成SD電極制程之后進(jìn)行良率檢測(cè)(TFT行業(yè)稱之為Data Test，DT)。當(dāng)TFT器件制程全部完成后，進(jìn)行Array Test(AT)。DT檢測(cè)在AT檢測(cè)之前進(jìn)行。如果柵極發(fā)生腐蝕，檢測(cè)中信號(hào)加載異常，結(jié)合坐標(biāo)點(diǎn)位便可確定柵極腐蝕發(fā)生的位置。對(duì)于柵極腐蝕嚴(yán)重的樣品，在DT階段便可檢測(cè)出來；對(duì)于腐蝕相對(duì)弱的樣品，在AT檢測(cè)階段才可檢出。

對(duì)于量產(chǎn)的某一款產(chǎn)品，在AT階段檢出柵極腐蝕，腐蝕發(fā)生的位置如圖12所示。圖12中，外層最大的矩形代表玻璃基板，也稱TFT基板；TFT基板里面的小矩形代表顯示屏幕，圖中的點(diǎn)代表柵極腐蝕發(fā)生的位置。從圖中可以看到，柵極腐蝕主要集中在玻璃基板的兩側(cè)，而中間位置的柵極腐蝕相對(duì)較少。AT檢測(cè)設(shè)備對(duì)柵極腐蝕位置的拍圖如圖13所示，圖13(a)中虛線框標(biāo)注的位置發(fā)生柵極腐蝕，且腐蝕發(fā)生在臺(tái)階處。對(duì)腐蝕位置進(jìn)行FIB測(cè)試，如圖13(b)所示，柵極形貌不規(guī)則，柵極上方的GI層缺失。

圖12 TFT基板上柵極腐蝕位置Fig.12 Map of gate corrosion in TFT substrate

圖13 柵極腐蝕的檢測(cè)圖片。(a)發(fā)生在臺(tái)階處的柵極腐蝕；(b)腐蝕位置處的FIB測(cè)試。Fig.13 Inspection image of gate corrosion. (a) Gate corrosion at the step; (b) FIB test at the gate corrosion.

對(duì)發(fā)生柵極腐蝕的樣品切片，分別在TFT基板的左、中、右位置取樣，然后對(duì)3種樣品進(jìn)行SEM測(cè)試，測(cè)量柵極坡度角，并通過箱線圖反應(yīng)不同位置的柵極坡度角分布。3個(gè)位置的柵極坡度角情況如圖14所示，可以看到基板的左、右位置處柵極坡度角較大，且部分坡度角已經(jīng)達(dá)到60°；而中間位置的柵極坡度角相對(duì)較小，最小的坡度角可達(dá)到47°。結(jié)合柵極坡度角的分布情況，可以獲得這樣的結(jié)論：柵極坡度角大的位置柵極腐蝕發(fā)生率高，柵極坡度角小的位置腐蝕發(fā)生率低。

圖14 柵極腐蝕樣品不同位置的柵極坡度角分布Fig.14 Gate profile distribution at different positions of corrosion samples

對(duì)于柵極坡度角偏大與柵極腐蝕的相關(guān)關(guān)系，推測(cè)是GI層微裂紋和Cu擴(kuò)散所致。如圖15所示，當(dāng)柵極坡度角偏大時(shí)，GI膜層覆蓋在TFT基板上，臺(tái)階處的GI膜厚減薄，且在應(yīng)力作用下該處的GI層會(huì)產(chǎn)生微裂紋，后續(xù)制程中伴隨著高溫工藝制程(如ITO退火、PVX成膜等)，裂紋會(huì)進(jìn)一步擴(kuò)展。后續(xù)制程的非晶硅層刻蝕，采用的氯氣對(duì)Cu有腐蝕作用[9]；非晶硅層光刻膠剝離制程的剝離液和H2O均對(duì)Cu具有腐蝕作用[10]，這些腐蝕介質(zhì)進(jìn)入微裂紋并殘留在微裂紋中。微裂紋處的GI層更薄，殘留的腐蝕介質(zhì)透過GI層與柵極接觸，發(fā)生反應(yīng)。隨著工藝制程的進(jìn)行，微裂紋逐步朝柵極擴(kuò)展，腐蝕介質(zhì)逐步與柵極反應(yīng)，最終造成柵極腐蝕。此外，如果微裂紋擴(kuò)展至柵極，腐蝕介質(zhì)將SD電極和柵極連通，形成柵極和SD電極短路(TFT行業(yè)稱之為Data Gate short，DGS)。這就是柵極腐蝕通常伴隨著DGS的原因。

圖15 GI層微裂紋和銅擴(kuò)散示意圖Fig.15 Diagram of GI micro-cracks and Cu diffusion

此外，柵極采用Cu材料制得，GI層是SiNx材料，Cu可在SiNx材料中擴(kuò)散[11-12]，在GI成膜的后續(xù)制程中，伴隨著高溫工藝，Cu的擴(kuò)散程度逐漸加大。如圖15中的虛線框所示，柵極臺(tái)階處的Cu可向GI層擴(kuò)散，這會(huì)導(dǎo)致GI膜層的有效厚度減小，即對(duì)柵極的保護(hù)作用減弱；在這種情況下，腐蝕介質(zhì)就透過減薄GI膜層與柵極接觸，形成腐蝕。當(dāng)然，柵極的Cu擴(kuò)散造成GI膜層有效厚度減少，使得柵極和SD電極場(chǎng)強(qiáng)增加，有靜電擊傷(ESD)風(fēng)險(xiǎn)；一旦Cu擴(kuò)散導(dǎo)致柵極與SD電極導(dǎo)通，就形成短路類型的不良。

3.4 柵極坡度角偏大對(duì)制程影響的匯總

柵極坡度角偏大對(duì)工藝制程的影響，結(jié)合X-mind思維導(dǎo)圖軟件將原因、發(fā)展過程、邏輯關(guān)系、最終的影響等情況采用樹狀圖的形式匯總于圖16。柵極坡度角偏大，導(dǎo)致GI層臺(tái)階覆蓋率下降，可誘發(fā)柵極腐蝕、ESD、柵極與SD電極短路等不良。同時(shí)，柵極坡度角偏大，形成的臺(tái)階造成SD膜層覆蓋率偏低，在柵線和SD線交叉的位置容易造成SD線斷線。

圖16 柵極坡度角對(duì)TFT制程影響匯總Fig.16 Influence of gate profile on TFT process

對(duì)于GI層臺(tái)階覆蓋率偏低和SD層覆蓋率偏低造成的不良，結(jié)合X-mind軟件采用邏輯圖形式提出解決方案。如圖17所示，對(duì)于GI層臺(tái)階覆蓋率偏低，可采用降低柵極坡度角的方法增加其覆蓋率：在柵極刻蝕階段，調(diào)整刻蝕液的種類和成分，有效降低柵極坡度角[5,13]。如果柵極坡度角不容易降低，則可以調(diào)整GI膜層的成膜參數(shù)。GI膜層屬于SiNx材料，降低成膜功率、增加基板與CVD設(shè)備中電極的間距、調(diào)整SiH4/NH3的氣體比例，可以獲得較大的臺(tái)階覆蓋率[6]。

圖17 GI臺(tái)階覆蓋率偏低的解決方案Fig.17 Solutions for low step coverage of GI layer

圖18給出了SD層臺(tái)階覆蓋率偏低的解決方案。首先考慮降低柵極坡度角，如果柵極坡度角不容易降低，則整體增加SD層的膜厚來規(guī)避臺(tái)階處斷線的風(fēng)險(xiǎn)。在SD層膜厚不變的前提下，可以將臺(tái)階處的SD線設(shè)計(jì)得寬一下，進(jìn)而避免該處斷線。此外，可以在SD膜層的光刻階段，調(diào)整光刻膠烘烤參數(shù)，增加光刻膠的粘附力，這樣在后續(xù)刻蝕過程中不易形成臺(tái)階處斷線。

圖18 SD層臺(tái)階覆蓋率偏低的解決方案Fig.18 Solutions for low step coverage of SD layer

4 結(jié) 論

實(shí)驗(yàn)探究表明，對(duì)于柵極形成的臺(tái)階，其坡度角對(duì)后續(xù)膜層的覆蓋性有影響，而臺(tái)階厚度(280～500 nm)的影響可忽略。柵極坡度角與臺(tái)階覆蓋率呈負(fù)相關(guān)關(guān)系，膜層的臺(tái)階覆蓋性對(duì)制程和良率均產(chǎn)生影響。

柵極坡度角每增加10°，GI層的臺(tái)階覆蓋率變下降約0.2，柵極坡度角增加會(huì)導(dǎo)致臺(tái)階處水平方向的GI膜層逐漸減薄。臺(tái)階處GI減薄后，腐蝕介質(zhì)容易侵入，造成柵極腐蝕；同時(shí)，柵極的Cu朝SD電極擴(kuò)散造成GI厚度進(jìn)一步降低，柵極腐蝕的風(fēng)險(xiǎn)加大且有ESD或者柵極與SD電極短路的風(fēng)險(xiǎn)。柵極臺(tái)階造成該處SD膜層減薄，該處刻蝕程度加大，且柵極坡度角越大該處的刻蝕程度也越大，該處有SD斷線的風(fēng)險(xiǎn)。對(duì)于柵極坡度角偏大引發(fā)GI層覆蓋率和SD層覆蓋率偏低造成的不良，可以通過降低柵極坡度角的途徑進(jìn)行改善。柵極的光刻、濕法刻蝕等參數(shù)調(diào)整，可以有效降低柵極坡度角。同時(shí)，對(duì)于GI覆蓋率偏低問題，可以從GI的CVD成膜階段進(jìn)行參數(shù)優(yōu)化，獲得良好的臺(tái)階覆蓋率。此外，對(duì)于SD層臺(tái)階覆蓋率偏低的情況，可以通過增加SD膜厚、增加臺(tái)階處SD線寬的措施來規(guī)避臺(tái)階位置SD斷線。