郭書(shū)宏 劉云濤 楊璐

（哈爾濱工程大學(xué)信息與通信工程學(xué)院 黑龍江省哈爾濱市 150001）

Sigma-delta(Σ-Δ)ADC是一種基于噪聲整形和過(guò)采樣技術(shù)的高精度模數(shù)轉(zhuǎn)換器，與逐次漸進(jìn)型、flash型、雙積分型等ADC相比，更容易達(dá)到更高的精度[1]。數(shù)字濾波器作為Σ-Δ ADC的重要組成部分，主要負(fù)責(zé)對(duì)調(diào)制器輸出的高頻信號(hào)進(jìn)行解碼和降采樣處理，并濾除帶外噪聲，實(shí)現(xiàn)高精度數(shù)字信號(hào)的重構(gòu)。

為實(shí)現(xiàn)高效低資源濾波，本文設(shè)計(jì)的數(shù)字濾波器采用多級(jí)多采樣率結(jié)構(gòu)，由級(jí)聯(lián)梳妝濾波器（CIC）、FIR補(bǔ)償濾波器以及半帶濾波器（HF）級(jí)聯(lián)組成。同時(shí)采用乘法器時(shí)分復(fù)用技術(shù)和CSD編碼技術(shù)，降低面積和功耗，使設(shè)計(jì)具有精度高、功耗低的特點(diǎn)。

本文基于MATLAB分析仿真進(jìn)行設(shè)計(jì)，并進(jìn)行硬件實(shí)現(xiàn)仿真。

1 數(shù)字濾波器的結(jié)構(gòu)設(shè)計(jì)

數(shù)字濾波器是Σ-ΔADC中面積最大，最復(fù)雜的器件，其主要功能是對(duì)調(diào)制器輸出的低精度數(shù)字信號(hào)進(jìn)行處理，輸出高精度低速率的數(shù)字信號(hào)[2]。本次設(shè)計(jì)基于MATLAB進(jìn)行設(shè)計(jì)，設(shè)計(jì)的數(shù)字濾波器系統(tǒng)框圖如圖1所示。

第一級(jí)使用CIC濾波器，其結(jié)構(gòu)簡(jiǎn)單，不需要進(jìn)行乘法運(yùn)算，高降采樣率的特點(diǎn)可以大幅降低后續(xù)電路復(fù)雜度[3]；第二級(jí)使用FIR濾波器對(duì)CIC濾波器的通帶滾降進(jìn)行補(bǔ)償，同時(shí)進(jìn)行二倍抽取；第三級(jí)使用半帶濾波器濾除帶外噪聲并將輸出頻率降至奈奎斯特輸出頻率。各級(jí)濾波器的輸入輸出采樣頻率和降采樣率如表1所示：

圖1：濾波器系統(tǒng)框圖

圖2：CIC幅頻特性

圖3：1-CIC濾波器；2-Cascade濾波器；3-補(bǔ)償濾波器

1.1 CIC濾波器

CIC濾波器是FIR濾波器中最優(yōu)的一種,由一對(duì)或多對(duì)積分-梳妝濾波器級(jí)聯(lián)組成。結(jié)構(gòu)簡(jiǎn)單，沒(méi)有乘法器，只有加法器、加法器和寄存器，適合于工作在高采樣率條件下。而且CIC是一種基于零點(diǎn)相消的FIR濾波器[4]，因此在高速抽取系統(tǒng)中是非常有效的單元。多級(jí)級(jí)聯(lián)CIC的系統(tǒng)函數(shù)如下：

式中，N為CIC濾波器級(jí)數(shù)，R為抽取率，M為梳妝單元的差分延遲。其頻率響應(yīng)為：

設(shè)計(jì)CIC時(shí)，若降采樣率較大，會(huì)縮小主瓣寬度，增加帶內(nèi)衰減，增大第2級(jí)補(bǔ)償濾波器的階數(shù)；若降采樣率較小，會(huì)增加后續(xù)濾波器個(gè)數(shù)，增加硬件開(kāi)銷(xiāo)。綜合考慮，本次設(shè)計(jì)采用32倍抽取，4級(jí)級(jí)聯(lián)結(jié)構(gòu)，差分因子為1。

通過(guò)MATLAB仿真得到CIC濾波器。幅頻特性如圖2所示。

1.2 FIR補(bǔ)償濾波器

表1：各級(jí)濾波器指標(biāo)

表2：幾種濾波器的主要性能對(duì)比

從CIC濾波器的幅頻特性可以看到，在通帶邊緣有0.8dB的衰減，設(shè)計(jì)要求通帶衰減在0.01dB之內(nèi)。因此需要對(duì)CIC濾波器進(jìn)行帶內(nèi)補(bǔ)償。由于補(bǔ)償濾波器的過(guò)渡帶較寬，因此階數(shù)可以設(shè)計(jì)的較低，同時(shí)需要實(shí)現(xiàn)二倍抽取。補(bǔ)償濾波器本質(zhì)是一種FIR濾波器[5]，可以實(shí)現(xiàn)線性相位。設(shè)計(jì)的補(bǔ)償濾波器通帶紋波為0.0075dB，阻帶衰減110dB，幅頻特性如圖3所示。

可以看到，20KHz通帶內(nèi)衰減小于0.01dB，達(dá)到了補(bǔ)償?shù)哪康摹?/p>

1.3 半帶濾波器

半帶濾波器是一種非常適合于2倍抽取濾波器，它除了最中間的系數(shù)為0.5，其他奇數(shù)項(xiàng)系數(shù)都為0而且系數(shù)具有對(duì)稱性。此外它的通帶截止頻率和阻帶截止頻率關(guān)于1/4采樣頻率對(duì)稱，即通帶容限和阻帶容限相等。因此，經(jīng)半帶濾波器濾波后，進(jìn)行二倍抽取時(shí)，信號(hào)通帶內(nèi)沒(méi)有頻譜混疊[6]。而且設(shè)計(jì)半帶濾波器時(shí)只需要給出過(guò)渡帶寬度即可知道通帶截至頻率和阻帶開(kāi)始頻率。本次設(shè)計(jì)的半帶濾波器阻帶衰減為110dB。幅頻特性如圖4所示。

1.4 三級(jí)級(jí)聯(lián)數(shù)字濾波器

將設(shè)計(jì)的CIC濾波器、FIR補(bǔ)償濾波器和半帶濾波器級(jí)聯(lián)，在simulink中進(jìn)行仿真。輸入調(diào)制器輸出6.144MHz的數(shù)字信號(hào)，經(jīng)128倍抽取濾波后后輸出，分析輸出信號(hào)的幅頻特性，如圖5所示。

1.5 乘法器的時(shí)分復(fù)用

除CIC濾波器外，F(xiàn)IR補(bǔ)償濾波器和半帶濾波器都需要使用多個(gè)乘法器。通常電路的做法是先將對(duì)稱項(xiàng)相加，再與系數(shù)相乘，這樣當(dāng)濾波器階數(shù)較高時(shí)，會(huì)需要大量乘法器。本設(shè)計(jì)采用乘法器時(shí)分復(fù)用技術(shù)，只需要一個(gè)乘法器，大幅減小芯片面積。結(jié)構(gòu)如圖6所示。

圖4：半帶濾波器幅頻特性

圖5：仿真輸出信號(hào)幅頻特性

圖6：乘法器時(shí)分復(fù)用結(jié)構(gòu)

圖7：Verilog仿真

圖8：輸出信號(hào)幅頻特性

輸入數(shù)據(jù)在采用時(shí)鐘CLK1的控制下輸入到MUX1中，然后在計(jì)算周期CLK2的控制下，通過(guò)MUX2的選擇與指定系數(shù)進(jìn)行相乘，并通過(guò)累加器與上一計(jì)算周期結(jié)果相加。當(dāng)所有計(jì)算完成后將計(jì)算結(jié)果通過(guò)寄存器進(jìn)行同步輸出。

2 Verilog仿真驗(yàn)證

MATLAB設(shè)計(jì)時(shí)使用的是理想系數(shù)，進(jìn)行Verilog實(shí)現(xiàn)時(shí)需要進(jìn)行有限位系數(shù)處理。此外，為減小芯片面積，采用正則有符號(hào)數(shù)（CSD）編碼來(lái)實(shí)現(xiàn)。對(duì)于一個(gè)二進(jìn)制浮點(diǎn)數(shù)來(lái)說(shuō)，CSD編碼兩個(gè)相鄰位只能有一個(gè)為1。從低位到高位,如果發(fā)現(xiàn)"11"(兩個(gè)連續(xù)的"1")，就用10(-1)表示。因?yàn)?1=100-001，后面以此類(lèi)推。如下：

圖9：數(shù)字濾波器版圖

對(duì)系數(shù)CSD編碼后可以有效降低乘法器的個(gè)數(shù)，節(jié)省硬件資源。對(duì)編寫(xiě)的RTL級(jí)Verilog代碼進(jìn)行仿真驗(yàn)證，結(jié)果如圖7所示。

調(diào)制器輸出信號(hào)經(jīng)過(guò)CIC濾波器32倍降采樣后輸出正弦信號(hào)data_out_cic,再經(jīng)過(guò)FIR補(bǔ)償濾波器補(bǔ)償和進(jìn)一步降采樣后輸出為comb_filter_out,最后通過(guò)半帶濾波器進(jìn)一步降采樣后輸出為halfband_out。將輸出導(dǎo)入到MATLAB中進(jìn)行傅里葉變換，分析其幅頻特性，計(jì)算的sndr=100.1dB，ENOB=16.34bit。如圖8所示。

完成對(duì)數(shù)字濾波器的仿真驗(yàn)證之后，采用simc 0.18CMOS工藝對(duì)其進(jìn)行綜合、布局布線、后仿真等操作，最后完成的版圖如圖9所示。

表2列出幾種抽取濾波器的性能參數(shù)，可以看出，在相同或更低過(guò)采樣率的同時(shí)，本文提出的抽取濾波器可以實(shí)現(xiàn)更高的設(shè)計(jì)精度。和文獻(xiàn)[7]相比，在相同的帶寬和過(guò)采樣率下，信噪比提高10dB，有效位數(shù)提高兩位。

3 結(jié)論

本文基于MATLAB設(shè)計(jì)了一種可適用于高精度Σ-ΔADC的數(shù)字抽取濾波器，該濾波器由級(jí)聯(lián)梳妝濾波器（CIC）、FIR補(bǔ)償濾波器以及半帶濾波器級(jí)聯(lián)組成。并使用乘法器時(shí)分復(fù)用和CSD編碼技術(shù)，降低系統(tǒng)的面積和功耗。最終可以實(shí)現(xiàn)在20KHz的帶寬下對(duì)6.144MHz的調(diào)制信號(hào)進(jìn)行128倍降采樣和濾波。并完成了數(shù)字濾波器的系統(tǒng)建模仿真，對(duì)設(shè)計(jì)的濾波器進(jìn)行Verilog硬件實(shí)現(xiàn)仿真和版圖設(shè)計(jì)，最終可以達(dá)到100dB以上精度，使設(shè)計(jì)具有高精度、低功耗的特點(diǎn)。