歐陽城添,江建慧 ,王 曦

(1.同濟大學(xué)軟件學(xué)院,上海 201804; 2.江西理工大學(xué)信息工程學(xué)院,江西贛州 341000)

?

觸發(fā)器可靠度計算的F-PTM方法

歐陽城添1,2,江建慧1,王 曦2

(1.同濟大學(xué)軟件學(xué)院,上海 201804; 2.江西理工大學(xué)信息工程學(xué)院,江西贛州 341000)

傳統(tǒng)的概率轉(zhuǎn)移矩陣(PTM)方法是一種用于估計軟錯誤對組合電路可靠度影響的有效方法,但傳統(tǒng)PTM方法只適用于組合邏輯電路的可靠度評估.觸發(fā)器是時序邏輯電路的重要組成部分,其可靠度評估對時序電路的可靠度分析研究至關(guān)重要.為此,本文提出了基于PTM的觸發(fā)器可靠度計算的F-PTM方法及電路PTM的判定定理.F-PTM方法首先建立觸發(fā)器電路的特征方程,再用電路PTM的判定定理生成觸發(fā)器的PTM,最后,根據(jù)輸入信號的概率分布函數(shù)計算出電路的可靠度.與傳統(tǒng)PTM方法相比較,F-PTM方法既能計算組合電路的PTM,又能計算觸發(fā)器電路的PTM,其通用性強.對典型的觸發(fā)器電路和74X系列電路中的觸發(fā)器電路的實驗結(jié)果表明,F-PTM方法合理可行.與多階段方法和Monte Carlo方法的實驗結(jié)果相比較,F-PTM方法得到的結(jié)果更精確.

軟錯誤;觸發(fā)器;可靠度評估;概率轉(zhuǎn)移矩陣;半張量積

1 引言

隨著深亞微米、納米工藝在超大規(guī)模集成電路中的應(yīng)用,高層次電路的可靠性評估日益成為人們關(guān)注的焦點[1～5].近年來提出的時序電路高層可靠性評估方法,主要分為兩類:①評估時序電路的軟錯誤率:基于符號模型的時序電路可靠性分析方法用于估計時序電路的軟錯誤率[6,7];時序電路差錯傳播概率分析方法(Sequential Error Propagation Probability analysis,S-EPP)用于評估電路受粒子撞擊時時序電路的差錯鎖存概率[8];②時序邏輯電路的可靠度計算:多階段(Multiple-Pass,MP)可靠性評估方法通過電路的迭代方式評估時序邏輯電路的可靠性[9],是組合電路的單階段(Single Pass,SP)可靠性評估方法[10,11]的擴展;基于貝葉斯網(wǎng)絡(luò)(Bayesian Networks,BN)的時序電路可靠性分析方法通過貝葉斯網(wǎng)絡(luò)分析工具計算電路的平均差錯概率[12,13].

觸發(fā)器的可靠性評估對時序電路可靠性分析至關(guān)重要.但上述時序電路可靠性評估方法對觸發(fā)器的可靠性分析不夠深入：①在BN方法中,假設(shè)時序電路中的觸發(fā)器是理想電路[12,13],不會發(fā)生軟錯誤.因此,該假設(shè)會影響可靠性評估結(jié)果的精度;②MP方法在分析觸發(fā)器內(nèi)部的反饋信號對電路的可靠度影響時,假設(shè)反饋信號對觸發(fā)器電路的影響為一個梯度因子gr (gradient factor).但文獻[9]中沒有給出gr的取值依據(jù),而是人為設(shè)定,這種取值方法會影響觸發(fā)器電路可靠性評估結(jié)果的精度.

傳統(tǒng)的基于概率轉(zhuǎn)移矩陣(Probabilistic Transfer Matrix,PTM)的可靠性分析方法[14]首先建立門電路的PTM,然后根據(jù)電路結(jié)構(gòu)和矩陣運算規(guī)則計算整個組合電路的PTM,再從電路的PTM中獲得電路的可靠度信息.但傳統(tǒng)的PTM方法是根據(jù)電路的串聯(lián)和并聯(lián)結(jié)構(gòu)來計算組合電路的PTM.然而,觸發(fā)器電路內(nèi)部存在反饋,它不能表示為串嘗聯(lián)結(jié)構(gòu),所以傳統(tǒng)PTM方法不適于觸發(fā)器電路.為此,文獻[15]提出了觸發(fā)器的可靠度計算的初步想法,但還不完善與深入.

鑒于此,本文提出基于概率轉(zhuǎn)移矩陣的觸發(fā)器可靠度計算方法(Reliability Estimation of Flip-Flops Based on Probabilistic Transfer Matrix,F-PTM)和電路PTM的判定定理.F-PTM方法首先建立觸發(fā)器電路的特征方程,再用電路PTM的判定定理推理計算觸發(fā)器電路的PTM,最后,根據(jù)輸入信號的概率分布函數(shù)計算出電路的可靠度.通過理論證明和實驗驗證了所提出評估方法的正確性與可行性.與傳統(tǒng)的PTM方法相比較,本文提出的F-PTM方法既能計算組合電路的PTM,也能計算觸發(fā)器電路的PTM,其通用性強,與已有的評估方法相比較,采用F-PTM方法得到的可靠性評估結(jié)果更精確.

2 觸發(fā)器PTM的計算

2.1R-S鎖存器PTM的計算

設(shè)構(gòu)成R-S與非門鎖存器的兩個與非門為a和b,它們的PTM分別為Pnanda,Pnandb.如式(1)所示,其中,pax1x2表示給定輸入i=x1x2時,與非門a輸出錯誤結(jié)果的概率；1-pax1x2表示給定輸入i=x1x2時,與非門a輸出正確結(jié)果的概率.

同樣地,可以推算出RQS在其他狀態(tài)時,Q輸出0或1的概率,如表1所示.

表1 輸入為RQS時,輸出為Q的條件概率

=(Pnanda?I2)*Pnandb

Prs-latch= (F2?F2?F2)*(I2?W2?I2)

其中I2表示一條連接線的ITM,F2表示2輸出扇出的ITM,W2表示兩條交叉連接線的ITM.

同理,推導(dǎo)出鐘控R-S鎖存器和D鎖存器的PTM:

Prs-latch-c=(Inot?I2?Inot)*Prs-latch

Prs-latch= (F2?I2)*(I2?W2)*(I2?F2?Pnot)

*Prs-latch-c

2.2 電路PTM的判定定理

從上一節(jié)的研究可知,鎖存器的PTM可以由PTM的半張量積運算得到.但推導(dǎo)過程繁瑣,為此,提出定理1和定理2,稱兩個定理為電路PTM的判定定理.

定理1 設(shè)邏輯門g實現(xiàn)函數(shù)f(x1,x2,…,xk,…,xm);當(dāng)輸入向量為i=(x1x2…xk…xm)時,門g的輸出概率分布向量為Og,i.那么,對于任意一個輸入向量i=(x1x2…xk…xm),Pg是邏輯門g的PTM當(dāng)且僅當(dāng)?shù)仁?2)成立.

(2)

其中,Xm=[1-xmxm]T為邏輯變量xm的矩陣表示形式.

充分性證明

(3)

必要性證明

定理2 設(shè)電路C實現(xiàn)函數(shù)F(x1,x2,…,xk,…,xm);電路C的輸出概率分布向量為Oc,i.那么,對于任意一個輸入向量i=(x1x2…xk…xm),PF是電路C的PTM當(dāng)且僅當(dāng)?shù)仁?4)成立.

(4)

其中,Xm=[1-xmxm]T為邏輯變量xm的矩陣表示形式,

充分性證明

(5)

必要性證明

電路PTM計算的基本步驟歸納為:①電路用邏輯函數(shù)表示;②從電路的邏輯函數(shù)觸發(fā),根據(jù)定理1或定理2得到輸入向量i=(x1x2…xk…xm)時,電路的輸出概率分布向量為Oc,i的表達式;③推理和化簡Oc,i表達式,把它化簡成形如式(5)的規(guī)范型;④最后根據(jù)定理2可以判斷PF為電路的PTM.

為了說明新的PTM方法計算電路PTM的計算過程,下面給出幾個例子.

例2 設(shè)邏輯電路C是由兩個串聯(lián)的子電路C1和C2組成,如圖2所示.子電路C1和C2的邏輯函數(shù)分別為Y=F1(x1,x2,…,xm)和Z=F2(y1,y2,…,yn).子電路C1和C2的PTM分別為P1和P2.

因為子電路C1的輸出連接到子電路C2的輸入,把等式Y(jié)=F1(x1,x2,…,xm)帶入等式Z=F2(y1,y2,…,yn),并得到等式Z=F2(F1(x1,x2,…,xm)).那么,根據(jù)定理2可以得到：

因此,根據(jù)定理2可以判斷：由兩個串聯(lián)的子電路C1和C2組成的邏輯電路C的PTM為Pc=P1*P2.從而證明傳統(tǒng)PTM方法中兩個串聯(lián)電路計算PTM的公式.

例3 設(shè)邏輯電路C是由兩個并聯(lián)的子電路C1和C2組成,如圖3所示.子電路C1和C2的邏輯函數(shù)分別為Y=F1(x1,x2,…,xm)和Z=F2(p1,p2,…,ps).子電路C1和C2的PTM分別為P1和P2.那么,根據(jù)定理2可以得到：

因此,根據(jù)定理2可以判斷：由兩個并聯(lián)的子電路C1和C2組成的電路C的PTM為Pc=P2?P1.從而證明傳統(tǒng)PTM方法中兩個并聯(lián)電路計算PTM的公式.

例4 基本R-S與非門鎖存器電路如圖1所示.設(shè)與非門的PTM是Pnand,基本R-S與非門鎖存器的特征方程為Qn=(R↑Q)↑S.那么,根據(jù)定理1得到:

從上述例子可以表明,使用新PTM方法既可以計算組合電路的PTM,也可以計算觸發(fā)器的PTM.其通用性更強.

2.3 觸發(fā)器的PTM計算

根據(jù)定理1,2,可得邊沿J-K觸發(fā)器的PTM:

同理,可以推導(dǎo)出正邊沿R-S觸發(fā)器,正邊沿D觸發(fā)器,主從R-S觸發(fā)器,主從J-K觸發(fā)器和主從D觸發(fā)器的PTM,分別為:

Prs-FF-e=(Inot?I2?Inot)*Prs-latch

PD-FF-e=(F2?I2)*(I2?W2)*(I2?F2?Pnot)*Prs-FF-e

PRS-FF-ms=(F2?I2)*(I2?W2)*(I2?F2?Pnot)*Prs-latch-c

PD-FF-ms=(I2?F2)*(PD-latch,Q?I2)*PD-latch

3 觸發(fā)器可靠度的計算方法

3.1 觸發(fā)器PTM的迭代計算

觸發(fā)器電路可在時間上展開成一個重復(fù)的組合邏輯陣列,陣列中的每個組合電路對應(yīng)一個時序幀,前一個時序幀的輸出反饋給當(dāng)前時序幀的輸入.第2節(jié)中分析了觸發(fā)器電路第1個時序幀的PTM的計算方法,為了計算第n個時序幀的PTM,采用新PTM方法進行觸發(fā)器PTM的迭代計算.圖5給出了邊沿R-S觸發(fā)器時序展開的一個實例.

對應(yīng)于第k個時序幀的邊沿R-S觸發(fā)器的特征方程為Qk=(R↑Qk-1)↑S；第k+1個時序幀的特征方程為Qk+1=(R↑Qk)↑S=(R↑(R↑Qk-1)↑S)↑S.根據(jù)定理1和定理2,當(dāng)輸入向量為i=(x1x2…xm)時,邊沿R-S觸發(fā)器的輸出概率分布向量為：

因此,邊沿R-S觸發(fā)器在第k+1個時序幀的PTM:

=(F2?I2?F2)*(I2?Prs-FF-e,k?I2)*Prs-FF-e

因此,就得到了如下計算PTM的迭代方程:

Prs-FF-e,k+1= (F2?I2?F2)*(I2?Prs-FF-e,k?I2)

*Prs-FF-e

其中,Prs-FF-e,Prs-FF-e,k和Prs-FF-e,k+1分別是邊沿R-S觸發(fā)器在第1個時序幀、第k個時序幀和第k+1個時序幀的PTM.用這個迭代方程就可以計算邊沿R-S觸發(fā)器在第n個時序幀的PTM.類似地,可以得到其他類型觸發(fā)器PTM計算的迭代方程.

3.2 觸發(fā)器可靠度計算

在觸發(fā)器PTM計算方法的分析基礎(chǔ)上,提出基于PTM的觸發(fā)器可靠度計算方法:F-PTM方法首先從觸發(fā)器電路的特征方程出發(fā),再用電路PTM的判定定理推理計算觸發(fā)器的PTM,并用迭代方式計算出電路在第k個時間幀的PTM,最后,根據(jù)輸入信號的概率分布函數(shù)和式(6)計算出電路的可靠度[14].

(4)

其中,R為電路的可可靠度,P為電路的PTM,它的理想概率轉(zhuǎn)移矩陣為I,輸入概率分布為V.

以基本R-S鎖存器為例加以說明.基本R-S鎖存器的PTM為Prs-latch,無故障時其ITM為Irs-latch,R=S=0為限制輸入,其他輸入可以認為是均勻分布,即輸入概率分布向量Vrs-latch=[0,1/6,0,1/6,1/6,1/6,1/6,1/6]T.基本R-S鎖存器的可靠度為:Rrs-latch=‖(Vrs-latch* Prs-latch° Prs-latch)‖.

4 實驗與分析

實驗電路分成三類:①D鎖存器,正邊沿D觸發(fā)器,和正沿觸發(fā)雙D型觸發(fā)器74HC74;②正邊沿J-K觸發(fā)器,主從J-K觸發(fā)器,和邊沿觸發(fā)雙J-K觸發(fā)器74HC112;③基本R-S與非門鎖存器,正邊沿R-S觸發(fā)器,主從R-S觸發(fā)器,和四個基本R-S鎖存器74LS279.假設(shè)實驗電路中各個邏輯門的差錯概率p與當(dāng)前CMOS技術(shù)的水平相適應(yīng)[9].

4.1 實驗數(shù)據(jù)分析

表2為鎖存器和觸發(fā)器可靠度評估實驗數(shù)據(jù),其中迭代次數(shù)為電路可靠度經(jīng)過迭代計算后,可靠度收斂時的迭代次數(shù).圖6顯示了三種觸發(fā)器電路迭代計算時,可靠度的變化情況.

表2 鎖存器和觸發(fā)器可靠度評估實驗數(shù)據(jù)

進一步分析實驗數(shù)據(jù)可得:①電路的可靠度隨著p的增加而減小,這是因為差錯概率越大,電路出錯的概率就越大,電路可靠度就會變小.②多數(shù)電路可靠度隨著迭代計算次數(shù)的增加而減小.這是因為電路的反饋作用會影響電路的可靠度,例如,圖7中R-S觸發(fā)器和J-K觸發(fā)器的可靠度隨著迭代計算次數(shù)的增加而減小.

③電路的可靠度經(jīng)過迭代計算會收斂于某一確定的值.因為觸發(fā)器電路本身存在固有的屏蔽作用.例如基本R-S與非門鎖存器經(jīng)過135次迭代后收斂.④所有D鎖存器和D觸發(fā)器的可靠度不會隨著迭代次數(shù)的增加而減小,如表2和圖7所示.這是由于D觸發(fā)器有其固有的邏輯屏蔽作用強,內(nèi)部的反饋作用不會影響電路的可靠度.從D觸發(fā)器的特征方程Qn+1=D也可知道,它的當(dāng)前狀態(tài)n不會影響下一狀態(tài)Qn+1的輸出.

4.2 不同方法的比較

MonteCarlo仿真的精確度高,驗證實驗結(jié)果準確性通常與MonteCarlo仿真的實驗結(jié)果進行了比較[9].F-PTM方法、MP方法的實驗結(jié)果與也MonteCarlo仿真的實驗結(jié)果進行了比較.實驗中采用MonteCarlo方法時每個電路采樣的樣本數(shù)為50000個,采用F-PTM方法和MP方法實驗時可靠度收斂時,評估實驗結(jié)束.p取三個不同值(1e-6、1e-4、1e-2)的實驗結(jié)果的相對誤差如表3所示.

表3 不同可靠度評估方法的實驗結(jié)果比較

表4 可靠度評估方法的時間開銷和內(nèi)存開銷的比較

比較F-PTM方法和MP方法相對Monte Carlo方法的相對誤差發(fā)現(xiàn):MP方法實驗結(jié)果相對誤差γMP比F-PTM方法的相對誤差γF-PTM更大.因此,實驗表明F-PTM方法評估得到的結(jié)果更精確.這是因為F-PTM方法是通過計算整個觸發(fā)器電路的PTM,然后再計算出電路的可靠度,而電路的PTM考慮了所有輸入組合的差錯概率,并且所有輸入組合可以同時計算,不涉及輸入向量的采樣就可以精確地計算出差錯概率.而MP方法用梯度因子方法計算反饋信號對電路可靠度的影響,梯度因子人為設(shè)置gr=0.5[9],從而影響評估結(jié)果的精度.

表4給出了F-PTM、MP和Monte Carlo等方法實驗的時間開銷和內(nèi)存開銷.數(shù)據(jù)表明,F-PTM方法和MP方法的內(nèi)存開銷差別不大,因為觸發(fā)器可靠度評估實驗電路的規(guī)模較小.但F-PTM方法的時間開銷比Monte Carlo方法小很多.

5 結(jié)束語

本文提出了F-PTM方法,用于計算觸發(fā)器電路可靠度.F-PTM方法從觸發(fā)器電路的特征方程出發(fā),用電路PTM的判定定理推理計算觸發(fā)器電路的PTM,并用迭代方式計算電路在第k個時間幀的PTM,最后考慮輸入向量的概率分布計算出觸發(fā)器的可靠度.本文對F-PTM方法的電路PTM判定定理給出了理論證明.與傳統(tǒng)的PTM方法相比較,F-PTM方法既能計算組合電路的PTM,也計算觸發(fā)器電路的PTM,其通用性強.與已有的評估方法相比較,F-PTM方法的實驗結(jié)果比MP方法的實驗結(jié)果更為接近Monte Carlo方法的仿真試驗結(jié)果,表明F-PTM方法評估得到的實驗結(jié)果更精確.F-PTM方法的后續(xù)研究工作在文獻[17]中論述.

[1]王真,江建慧.基于概率轉(zhuǎn)移矩陣的串行電路可靠度計算方法[J].電子學(xué)報,2009,37(2):241-247.

Wang Z，Jiang J H.A serial method of circuit reliability calculation based on probabilistic transfer matrix[J].Acta Electronica Sinica,2009,37(2):241-247.(in Chinese)

[2]E Taylor,J Han，J Fortes.Towards accurate and efficient reliability modeling of nanoelectronic circuits[A].Proceedings ofSixth IEEE Conference on Nanotechnology[C].Ohio,USA:IEEE Computer Society,2006.395-398.

[3]J Han,E Taylor,J Gao,et al.Reliability modeling of nanoelectronic circuits[A].Proceedings of 5th IEEE Conference on Nanotechnology,2005[C].Nagoya,Japan:IEEE Computer Society,2005.104-107.

[4]G Norman,D Parker,M Kwiatkowska,et al.Evaluating the reliability of NAND multiplexing with PRISM[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2005,24(10):1629-1637.

[5]肖杰,江建慧,等.一個面向缺陷分析的電路成品率與可靠性的關(guān)系模型[J].電子學(xué)報,2014,(04):747-755.

XIAO Jie;JIANG Jian-hui,et al.A defect analysis-oriented relation model of circuit yield and reliability[J].Acta Electronica Sinica,2005,24(10):1629-1637.(in Chinese)

[6]N Miskov-Zivanov,D Marculescu.Soft error rate analysis for sequential circuits[A].Proceedings of Design,Automation & Test in Europe Conference & Exhibition[C].Nice,France:IEEE Computer Society,2007.1-6.

[7]N Miskov-Zivanov,D Marculescu.Modeling and optimization for soft-error reliability of sequential circuits[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems,2008,27(5):803-816.

[8]H Asadi,et al.Soft error modeling and protection for sequential elements[A].Proceedings of the 20th IEEE International Symposium on Defect and Fault Tolerance in VLSI Systems[C].Monterey,USA:IEEE Computer Society,2005.463-471.

[9]S J S Mahdavi,K Mohammadi.SCRAP:Sequential circuits reliability analysis program[J].Microelectronics Reliability,2009,49(7):924-933.

[10]M R Choudhury,K Mohanram.Accurate and scalable reliability analysis of logic circuits[A].Proceedings of IEEE/ACM Conference on Design,Automation & Test in Europe Conference & Exhibition,2007[C].Nice Acropolis,France：IEEE Computer Society，2007.1-6.

[11]M R Choudhury，K Mohanram.Reliability analysis of logic circuits[J].IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems，2009,28(3):392-405.

[12]K Lingasubramanian，S Bhanja.Probabilistic error modeling for sequential logic[A].Proceedings of the 7th IEEE Conference on Nanotechnology[C].Hong Kong:IEEE Computer Society,2007.616-620.

[13]K Lingasubramanian,S Bhanja.An error model to study the behavior of transient errors in sequential circuits[A].Proceedings of the 22nd International Conference on VLSI Design[C].New Delhi,India:IEEE Computer Society,2009.485-490.

[14]S Krishnaswamy,G F Viamontes,I L Markov,et al.Accurate reliability evaluation and enhancement via probabilistic transfer matrices[A].Proceedings of the IEEE/ACM Conference on Design,Automation and Test in Europe[C].Orlando,USA:IEEE Computer Society,2005.282-287.

[15]C Ouyang,j Jiang,j Xiao.Reliability evaluation of flip-flops based on probabilistic transfer matrices[A].Proceedings of the 16th IEEE Pacific Rim International Symposium on Dependable Computing(PRDC)[C].Tokyo:IEEE Computer Society,2010.239-240.

[16]D Cheng.Semi-tensor product of matrices and its application to Morgen’s problem[J].Science in China Series F:Information Sciences,2001,44(3):195-212.

[17]歐陽城添,江建慧.基于概率轉(zhuǎn)移矩陣的時序電路可靠度計算方法[J].電子學(xué)報,2013,41(1):171-177.

Ouyang C,Jiang J.Reliability estimation of sequential circuit based on probabilistic transfer matrices[J].Acta Electronica Sinica,2013,41(1):171-177.(in Chinese)

歐陽城添(通訊作者) 男,1975年生,江西安遠人,博士,主要研究領(lǐng)域為計算機系統(tǒng)結(jié)構(gòu)、容錯計算、高層電路可靠性評估.

E-mail:2010oyct@#edu.cn

江建慧 男,1964年生,浙江淳安人,博士,教授,博士生導(dǎo)師,主要研究領(lǐng)域為可信系統(tǒng)與網(wǎng)絡(luò)、軟件可靠性工程、VLSI/SoC測試與容錯.

E-mail:jhjiang@#edu.cn

王 曦 女，1974年生，湖南雙峰人,博士，主要研究領(lǐng)域為形式化方法、模型檢測、高可信系統(tǒng)的安全性分析與評估.

The F-PTM method of Reliability Estimation for Flip-Flops

OUYANG Cheng-tian1,2,JIANG Jian-hui1,WANG Xi2

(1.SchoolofSoftwareEngineering,TongjiUniversity,Shanghai201804,China;2.FacultyofInformationEngineering,JiangxiUniversityofScienceandTechnology,Ganzhou,Jiangxi341000,China)

The traditional method based on probabilistic transfer matrices (PTM) enables accurate evaluation of reliability for moderately large combinational circuits,but it can only be applied to combinational circuits.Flip-flop is an important component of sequential circuits,and its reliability estimation is essential for reliability analysis of sequential circuits.Therefore,a general computational framework for reliability estimation of flip-flops based on PTM (F-PTM) and a decision theorem of circuit’s PTM are proposed.Firstly,a logical function of the flip-flop circuit is expressed;and then its PTM is calculated by deduction employing the proposed decision theorem;finally,the circuit’s reliability is estimated by probability distribution of its inputs.Compared with the traditional PTM method,the F-PTM method can calculate PTMs for both combinational circuits and flip-flop circuits.Experimental results of the classical flip-flop circuits and 74X series circuits show that the F-PTM method is efficient and feasible.The comparison of our method with multiple-pass method and Monte Carlo simulation also demonstrate that the reliability results estimated by the F-PTM method is more accurate.

soft error;flip-flop;reliability estimation;probabilistic transfer matrix;semi-tensor product

2014-08-14;

2015-10-10;責(zé)任編輯：梅志強

國家自然科學(xué)基金(No.61561024，No.61432017，No.61462034);江西省教育廳項目(No.GJJ14429);江西省自然科學(xué)項目(No.20151BAB207035)

TP302.8

A

0372-2112 (2016)09-2219-08

??學(xué)報URL:http://www.ejournal.org.cn

10.3969/j.issn.0372-2112.2016.09.029